

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-164174

(43)Date of publication of application : 18.06.1999

(51)Int.Cl.

H04N 5/202

G09G 1/00

G09G 3/36

(21)Application number : 09-324253

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 26.11.1997


(72)Inventor : MUTO YASUAKI

## (54) GAMMA CORRECTION CIRCUIT

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a gamma correction circuit of simple configuration for correcting the nonlinearity of a liquid crystal or the like, capable of arbitrarily composting a correction waveform just by setting several adjustment voltages, and of providing a band of video signals with at least 150 MHz or more.

**SOLUTION:** For a correction waveform generation means 1a, differential amplifiers 31a and 32a are connected in two stages, slice level of video signals is set by an adjustment voltage  $V_{sa}$  inputted to the differential amplifier 31a, gain of the video signals is adjusted by an adjustment voltage  $V_{ga}$  inputted to the differential amplifier 32a, output from the plural correction waveform generation means (1a-1n) is jomposted by an addition means 33 and an optional correction waveform of polygonal line approximation is outputted. Also, by constituting the differential amplifiers 31a and 32a by a differential pair of transistors, with the differential amplifier 31a as a base grounded type amplifier and by shunting the output current with the differential amplifier 32a, the band is widened by a circuit constitution, wherein a part of the output current  $i_{2a}$  of the differential amplifier 31a becomes a part of the output current (i) as it is.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

\* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this  
5 translation.

1. This document has been translated by computer. So the translation may not reflect  
the original precisely.

2. \*\*\*\* shows the word which can not be translated.

3. In the drawings, any words are not translated.

10

---

CLAIMS

---

15 [Claim(s)]

[Claim 1] The gamma correction circuit where it has the following and the current  
added by the above-mentioned addition means is characterized by the bird clapper at a  
part of output current of the 1st differential amplifier of the above of two or more  
above-mentioned amendment wave creation meanses. The 1st differential amplifier  
20 which is an amendment gamma correction circuit about the gradation of nonlinear  
display devices, such as liquid crystal, and inputs the 1st adjustment voltage which sets  
a video signal as the 1st input terminal, and sets the slice section as the 2nd input  
terminal. The addition means which has at least two or more amendment wave creation  
meanses which consist of the 2nd differential amplifier prepared in the output terminal  
25 of the 1st differential amplifier of the above which inputs into the 3rd input terminal the  
2nd adjustment voltage which controls gain, and carries out current addition of the  
output signal of the 2nd differential amplifier of the above of two or more

above-mentioned amendment wave creation meanses.

[Claim 2] The gamma correction circuit given in the 1st term of a claim which is equipped with the following, and a direct file is carried out in an emitter, and is characterized by using the collector of the 3rd transistor as an output terminal. The 1st differential amplifier is the 1st transistor which inputs a video signal into the base. It is the 3rd transistor as which it consists of the 2nd transistor which inputs into the base the 1st adjustment voltage which sets up the slice section, an emitter is connected through direct or resistance, it is characterized by using the collector of the 2nd transistor as an output terminal, and the 2nd differential amplifier inputs into the base the 2nd adjustment voltage which controls gain. The 4th transistor by which the base was connected with the base of the 3rd transistor through resistance.

[Claim 3] It is an amendment gamma correction circuit about the gradation of nonlinear display devices characterized by providing the following, such as liquid crystal. The 1st NPN transistor as which a video signal is inputted into the base. The 2nd NPN transistor inputted based on the adjustment voltage which determines the slice section of a video signal. It is the 1st [ which consists of resistance connected to one / at least / emitter side among the above 1st and the 2nd NPN transistor, and contains a black / of a video signal /, or black side by ON/OFF of the 2nd NPN transistor of the above ] operation pair which all takes out a part and the amount of white flank slices. One or more white side [ m pieces ] slicing circuits constituted by the 1st current source inserted in the place where the emitter current of the above 1st and the 2nd NPN transistor is compounded, The 3rd PNP transistor as which a video signal is inputted into the base, and the 4th PNP transistor inputted based on the adjustment voltage which determines the slice section of a video signal, It consists of resistance connected to one [ at least ] emitter side among the above 3rd and the 4th PNP transistor. The 2nd [ which contains a white / of a video signal /, or white side by ON/OFF of the 4th PNP transistor of the above ] operation pair which all takes out a part and the amount

of black flank slices, A wave composition means to compound the output wave of one or more black side [ n pieces ] slicing circuits constituted by the 2nd current source inserted in the place where the emitter current of the above 3rd and the 4th PNP transistor is compounded, and the white side of the above-mentioned m+n individual and a black side slicing circuit.

[Claim 4] It has the gain-adjustment circuit characterized by providing the following, and an addition means to add the output from all the above-mentioned gain-adjustment circuits. It is possible to transpose to the above 1st and the 2nd transistor, when the above 5th and the 6th transistor are NPN transistors. The gamma correction circuit given in the 3rd term of a claim characterized by it being possible to transpose to the above 3rd and the 4th transistor when the above 5th and the 6th transistor are PNP transistors. A wave composition means is the 5th transistor as which a video signal is inputted into the base. The 6th transistor inputted based on the adjustment voltage which determines the slice section of a video signal. The 3rd operation pair which consists of resistance connected to one [ at least ] emitter side among the above 5th and the 6th transistor. The 3rd current source inserted in the place where the emitter current of the above 5th and the 6th transistor is compounded, It consists of a transistor of the 7th which connected the emitter of each other to the collector of the 6th transistor of the above, separated resistance and connected the base further, and the octavus. The 4th operation pair which controls the current ratio which flows to the transistor of the above 7th and the octavus by impressing the adjustment voltage which determines the gain of a video signal as the base of the transistor of the above 7th or the octavus.

[Claim 5] It is an amendment gamma correction circuit about the gradation of nonlinear display devices characterized by providing the following, such as liquid crystal. The clamping circuit which changes the pedestal level of the video signal of at least one system for dividing a video signal into two systems, making pedestal level of one system

into positive voltage among the two above-mentioned systems, and making the white level of another system into negative voltage. One or more black side [ n pieces ] slicing circuits which output the wave which inputs the video signal of positive voltage, slices a black side on grand level, and contains a white or white side, and which all took  
5 out the part. A wave composition means of the one or more white side [ m pieces ] slicing circuits which output the wave which inputs the video signal of negative voltage, slices a white side on grand level, and contains a black or black side, and which all took out the part to have either at least and to compound the output wave of the white side of the above-mentioned m+n individual, and a black side slicing circuit.

[Claim 6] It is the gamma correction circuit given in claim 5 term characterized by being constituted by the operation pair of \*\* the 2nd which all takes out a part and the amount of black flank slices characterized by providing the following, and the 2nd current source inserted in the place where the emitter current of the above 3rd and the 4th PNP transistor is compounded. A white side slicing circuit is the 1st NPN transistor  
15 as which a video signal is inputted into the base. The 2nd NPN transistor inputted based on the adjustment voltage which determines the slice section of a video signal. It is the 1st [ which consists of resistance connected to one / at least / emitter side among the above 1st and the 2nd NPN transistor, and contains a black / of a video signal /, or black side by ON/OFF of the 2nd NPN transistor of the above ] operation  
20 pair which all takes out a part and the amount of white flank slices. It is characterized by being constituted by the 1st current source inserted in the place where the emitter current of the above 1st and the 2nd NPN transistor is compounded. a black side slicing circuit The 3rd PNP transistor as which a video signal is inputted into the base, and the 4th PNP transistor inputted based on the adjustment voltage which determines the  
25 slice section of a video signal, It consists of resistance connected to one [ at least ] emitter side among the above 3rd and the 4th PNP transistor, and is a white [ of a video signal ], or white side by ON/OFF of the 4th PNP transistor of the above.

[Claim 7] It has the gain-adjustment circuit characterized by providing the following, and an addition means to add the output from all the above-mentioned gain-adjustment circuits. It is possible to transpose to the above 1st and the 2nd transistor, when the above 5th and the 6th transistor are NPN transistors. The gamma correction circuit  
5 given in the 5th term of a claim characterized by it being possible to transpose to the above 3rd and the 4th transistor when the above 5th and the 6th transistor are PNP transistors. A wave composition means is the 5th transistor as which a video signal is inputted into the base. The 6th transistor inputted based on the adjustment voltage which determines the slice section of a video signal. The 3rd operation pair which  
10 consists of resistance connected to one [ at least ] emitter side among the above 5th and the 6th transistor. The 3rd current source inserted in the place where the emitter current of the above 5th and the 6th transistor is compounded, It consists of a transistor of the 7th which connected the emitter of each other to the collector of the 6th transistor of the above, separated resistance and connected the base further, and  
15 the octavus. The 4th operation pair which controls the current ratio which flows to the transistor of the above 7th and the octavus by impressing the adjustment voltage which determines the gain of a video signal as the base of the transistor of the above 7th or the octavus.

[Claim 8] It is an amendment gamma correction circuit about the gradation of nonlinear  
20 display devices characterized by providing the following, such as liquid crystal. It is the white side [ m pieces ] slicing circuit which all takes out a part and contains one containing a black [ of a video signal ], or black side which the amount of white flank slices. It is the black side [ n pieces ] slicing circuit which all takes out a part and contains one containing a white [ of a video signal ], or white side which the amount of  
25 black flank slices. A slice voltage generating means to generate the reference voltage for slicing to the white side of the above-mentioned  $m+n$  individual, and a black side slicing circuit. A interlocking means to interlock at least one of the reference voltages

for [ to slice ] being inputted into a black side [ the at least one and above n pieces of the reference voltage for / to a white side / the m above-mentioned pieces / slicing circuit / to slice / being inputted ] slicing circuit, and a wave composition means to compound the output of the white side of the above-mentioned m+n individual, and a  
5 black side slicing circuit.

[Claim 9] It is the gamma correction circuit given in claim 8 term characterized by being constituted by the operation pair of \*\* the 2nd which all takes out a part and the amount of black flank slices characterized by providing the following, and the 2nd current source inserted in the place where the emitter current of the above 3rd and the  
10 4th PNP transistor is compounded. A white side slicing circuit is the 1st NPN transistor as which a video signal is inputted into the base. The 2nd NPN transistor inputted based on the adjustment voltage which determines the slice section of a video signal. It is the 1st [ which consists of resistance connected to one / at least / emitter side among the above 1st and the 2nd NPN transistor, and contains a black / of a video  
15 signal /, or black side by ON/OFF of the 2nd NPN transistor of the above ] operation pair which all takes out a part and the amount of white flank slices. The 1st current source inserted in the place where the emitter current of the above 1st and the 2nd NPN transistor is compounded constitutes. a black side slicing circuit The 3rd PNP transistor as which a video signal is inputted into the base, and the 4th PNP transistor  
20 inputted based on the adjustment voltage which determines the slice section of a video signal, It consists of resistance connected to one [ at least ] emitter side among the above 3rd and the 4th PNP transistor, and is a white [ of a video signal ], or white side by ON/OFF of the 4th PNP transistor of the above.

[Claim 10] It has the gain-adjustment circuit characterized by providing the following,  
25 and an addition means to add the output from all the above-mentioned gain-adjustment circuits. It is possible to transpose to the above 1st and the 2nd transistor, when the above 5th and the 6th transistor are NPN transistors. The gamma correction circuit

given in a claim octavus term characterized by it being possible to transpose to the above 3rd and the 4th transistor when the above 5th and the 6th transistor are PNP transistors. A wave composition means is the 5th transistor as which a video signal is inputted into the base. The 6th transistor inputted based on the adjustment voltage  
5 which determines the slice section of a video signal. The 3rd operation pair which consists of resistance connected to one [ at least ] emitter side among the above 5th and the 6th transistor. The 3rd current source inserted in the place where the emitter current of the above 5th and the 6th transistor is compounded, It consists of a transistor of the 7th which connected the emitter of each other to the collector of the  
10 6th transistor of the above, separated resistance and connected the base further, and the octavus. The 4th operation pair which controls the current ratio which flows to the transistor of the above 7th and the octavus by impressing the adjustment voltage which determines the gain of a video signal as the base of the transistor of the above 7th or the octavus.

15

---

#### DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

20 [0001]

[The technical field to which invention belongs] this invention relates to the gamma correction circuit used for an amendment case in the gradation to the display display which can input a RF video signal, using nonlinear elements, such as liquid crystal.

[0002]

25 [Description of the Prior Art] Conventionally, the technology indicated, respectively is for example, in JP,5-30390,A (henceforth the example 1 of quotation) and a Japanese-Patent-Application-No. No. 143158 [ two to ] official report (henceforth the



example 2 of quotation) as this kind of a gamma correction circuit.

[0003] (1) The composition of the gamma correction circuit currently indicated by the former example 1 of quotation is shown in drawing 20 .

[0004] This gamma correction circuit is equipped with the slicing circuits 200a, 200b, and 200c of three emitter-follower form, and 200d of one slice-less circuit.

[0005] Since the composition of each slicing circuits 200a-200c is fundamentally the same, it explains further the composition of left end slicing circuit 200a here.

[0006] This slicing circuit 200a consists of transistors 201a and 202a of a PNP type couple, and emitter-resistance 203a, emitters and collectors are connected mutually and the transistors 201a and 202a of a couple have composition in which either carries out ON state by the potential difference of the video signal  $V_i$  inputted into the base of one transistor 201a, and the reference voltage  $V_{ref1}$  inputted into the base of transistor 202a of another side.

[0007] Moreover, 200d of slice-less circuits is set to PNP type transistor 201d from 203d of resistance, and since transistor 201d is always in ON state, the signal of the same wave as the input signal [ have ] to slice is outputted to the emitter.

[0008] In addition, as for the resistance for signal composition in 204a-204d, and 205, a collector resistance and 207 are emitter resistances.

[0009] In the above-mentioned composition, now, although, as for a video signal, the video signal  $V_i$  inputted is not outputted to emitter-resistance 203a when level is higher than reference voltage  $V_{ref1}$ , if the voltage of a video signal  $V_i$  becomes lower than reference voltage  $V_{ref1}$ , one transistor 201a will turn on and a video signal  $V_i$  will be outputted.

[0010] Thus, a video signal  $V_i$  creates the wave which outputs only the black side (low brightness side) sliced on level different, respectively with the reference voltages  $V_{ref1}$ - $V_{ref3}$  given to each slicing circuits 200a, 200b, and 200c.

[0011] Moreover, since transistor of 200d of slice-less circuits 201d is always in ON

state, the signal of the same wave as an input signal is outputted to the emitter.

[0012] And input-output behavioral characteristics as shown in drawing 21 are obtained from the collector of this transistor 206 by compounding each output signal from each slicing circuits 200a, 200b, and 200c and 200d of slice-less circuits by Resistance  
5 204a-204d, and inputting into the emitter of the transistor 206 which is grounded-base type amplifier.

[0013] (2) The composition of the gamma correction circuit currently indicated by the latter example 2 of quotation is shown in drawing 22 .

[0014] In this gamma correction circuit, it has the slicing circuits 210a and 210b of two  
10 emitter-follower form, and the differential amplifier 230. In addition, as for 214,219, a constant current source, 215 and 222, 220, and 221, 227 and 228 are the transistors for current Miller circuits, respectively.

[0015] If the voltage of the video signal  $V_i$  inputted from an input terminal IN becomes higher than the reference voltage  $V_{ref1}$  of one slicing circuit 210a, a transistor 212 will  
15 turn on and the current corresponding to the potential difference will flow to resistance 213. This current is distributed to the resistance 223 and 224 and the transistors 225 and 226 which constitute the differential amplifier 230 through current Miller circuits 215 and 222, and flows.

[0016] Here, in the differential amplifier 230, the current ratio which flows in the system  
20 which consists of resistance 223 and a transistor 225, and the system which consists of resistance 224 and a transistor 226 will be determined by the control voltage  $V_c$ , supposing  $V_{ref3}$  is constant value.

[0017] Since the current which flows to current Miller circuit 227,228 becomes the same, current is slushed into resistance 229 with the value of the control voltage  $V_c$ , or  
25 it draws out, and it becomes possible to subtract and add to the signal level of a basis.

[0018] Similarly, if input signal voltage becomes high as compared with the reference voltage  $V_{ref2}$  of slicing circuit 210b of another side, a transistor 217 turns on and the

current corresponding to the potential difference flows to resistance 218, and through current Miller circuit 220,221, the same current will distribute to resistance 223,224 and the transistor 225,226 of the differential amplifier 230, and it will flow.

[0019] Thus, by adjusting the value of the control voltage  $V_c$ , the current which flows a transistor 221 can be slushed into resistance 229, or can be drawn out. Therefore, as shown in drawing 23, it becomes possible to carry out the gain adjustment for every polygonal line of a polygonal-line approximation wave by adjusting the control voltage  $V_c$  for the wave which the video signal sliced, and not only linear input-output behavioral characteristics but the wave in which amplitude adjustment is possible is acquired continuously.

[0020]

[Problem(s) to be Solved by the Invention] However, the conventional technology currently indicated by the examples 1 and 2 of quotation has the following problem, respectively.

[0021] (1) Although it is possible in the thing of the example 1 of quotation to set up the amplitude of the output current from each slicing circuits 200a-200c and 200d of slice-less circuits by the ratio of each resistance 204a-204d and resistance 205 once -- each resistance 204a- after setting up the value of 204d and 205, the graph of the input-output behavioral characteristics shown in drawing 25 could not become what was fixed, for example, it was not able to be said that DC voltage from CPU adjusted an amplitude arbitrarily

[0022] This cannot adjust arbitrarily the input-output behavioral characteristics of a gamma correction circuit, but performs adjustment corresponding to dispersion in the gamma property of the system using a graphic display device or it, or changes gradation according to the image source, and has the trouble that the optimal quality of image cannot be offered to each image.

[0023] Moreover, since each slicing circuits 200a-200c were emitter-follower form,

even if each transistors 201a-201c turned off the output of these slicing circuits 200a-200c, the high frequency component leaked to the emitter for the capacity between base emitters, and they had the trouble of becoming the factor which deteriorates the frequency characteristic.

5 [0024] (2) At the thing of the example 2 of quotation, as shown in drawing 23 , although the amplitude adjustment for every polygonal line was possible, since current did not flow to resistance 229, in the state with linear input-output behavioral characteristics, it had the trouble that the frequency characteristic could not be lengthened, with the control voltage Vc.

10 [0025]

[Means for Solving the Problem] By having been made in order to solve this invention and the above-mentioned technical problem, connecting two steps of differential pairs with a transistor, and using another side as a gain-adjustment circuit which controls a current ratio, using one side as an amplifying circuit-cum-a grounded-base type slicing  
15 circuit, it is a wide band and is characterized by enabling it to realize the input-output behavioral characteristics of the arbitrary gamma correction circuits by the polygonal-line approximation method in an easy circuit without impedance conversion.

[0026] Moreover, by putting side by side the slicing circuit by the side of the white which takes out an output from a collector by the differential pair of an NPN transistor,  
20 and the slicing circuit by the side of the black which takes out an output from a collector by the differential pair of a PNP transistor, this invention suppresses a leak lump of a high frequency component at the time of OFF of a transistor, and is characterized by enabling it to realize the good frequency characteristic.

[0027] Moreover, this invention is changing the level of the input signal of the slicing  
25 circuit by the side of white, and the slicing circuit by the side of black, and it is characterized by the bird clapper by making into the low impedance grand level slice voltage of the wave outputted from both slicing circuits for creating the small slicing

circuit of change of DC component to be possible while \*\* of it will become possible, if it decreases the number of supply power supplies and constitutes a circuit from low supply voltage more.

[0028] Moreover, this invention interlocks mutually at least one adjustment voltage in the slicing circuit by the side of white, and at least one adjustment voltage in the slicing circuit by the side of black, and is characterized by enabling it to make the gain adjustment of each circuit become independent so that slice level may be in agreement so that there may be no duplication of the output wave from the slicing circuit by the side of white and the slicing circuit by the side of black that is,.

[0029]

[Embodiments of the Invention] (Gestalt 1 of operation) The gestalt 1 of operation of this invention is explained using drawing 1 – drawing 6 .

[0030] The block diagram showing the outline composition of the gamma correction circuit which drawing 1 requires for the gestalt 1 of operation of this invention, and drawing 2 are the circuit diagrams showing the concrete composition.

[0031] This gamma correction circuit carries out the parallel arrangement of two or more amendment wave creation circuits 1a-1n, and is constituted.

[0032] Both each amendment wave creation circuits [ 1a-1n ] composition explains further amendment wave creation circuit 1a in the top side in drawing in full detail below, in order to simplify explanation here, since it is the same.

[0033] This amendment wave creation circuit 1a is equipped with the resistance 14 as the 1st differential amplifier 31 as an amplifying circuit-cum-a grounded-base type slicing circuit, the 2nd differential amplifier 32 for gain adjustments which controls a current ratio, and a current addition means.

[0034] And the current  $i$  which flows to this resistance 14 becomes what compounded each current outputted from each amendment wave creation circuit 1a-1n.

[0035] The 1st above-mentioned differential amplifier 31 is constituted by the NPN

type transistors 4 and 6 of a couple, and the transistors 2 and 12 for the PNP type emitter-followers of the couple of the right and left as shown in drawing 2 .

[0036] The voltage between base emitters became small and each transistors 2 and 12 have suppressed the excessive increase in current to resistance 5, 7, and 8, when it is inserted as an object for the temperature compensation of both the transistors 4 and 6 used as a differential pair and temperature rises. Moreover, although a constant current source is sufficient as it, as for resistance 8, considering as resistance without a capacity component is desirable [ considering the frequency characteristic, ].

[0037] On the other hand, the 2nd differential amplifier 32 is constituted by the NPN type transistors 9 and 10 of a couple, and resistance 11, 14, 15, and 16.

[0038] Next, an operation of the 1st above-mentioned differential amplifier 31 is further explained in full detail using drawing 3 and drawing 4 . In addition, by drawing 3 , in order to make an understanding easy, only the required portion is taken out and shown except for the transistors 2 and 12 for emitter-followers.

[0039] In the composition of drawing 3 , the slice level adjustment voltage  $V_s$  of a direct current to which the inputted video signal  $V_i$  determines the slice level of a video signal  $V_i$  as the transistor 6 of another side again at one transistor 4 is impressed, respectively.

[0040] Each current  $i_1$  and  $i_2$  equivalent to the voltage  $V_i$  and  $V_s$  inputted into each of these transistors 4 and 6 flow through resistance 5 and 7, respectively, and the synthetic current  $i_5 (=i_1+i_2)$  flows through resistance 8 further.

[0041] Here, when  $V_i$  is large, or when the resistance of one resistance 5 is smaller than that of the resistance 7 of another side as compared with  $V_s$ ,  $i_1$  becomes large and  $i_2$  becomes small. On the contrary, when  $V_i$  is small, or when the resistance of one resistance 5 is larger than that of the resistance 7 of another side as compared with  $V_s$ ,  $i_2$  becomes large and  $i_1$  becomes small.

[0042] Drawing 4 is the wave form chart showing the relation of the output voltage  $V_o$

to the input, when the video signal  $V_i$  with the lamp wave which synchronized with the horizontal synchronizing signal is inputted to the 1st differential amplifier 31. In addition, the arrow in drawing shows  $i_1$  and the increase direction of  $i_2$ , respectively, therefore current increases  $i_1$ , so that it goes upwards, and conversely, current increases  $i_2$ , so that it goes downward.

[0043] If the value of  $V_1$  and resistance 17 is set to  $R_{17}$  for positive supply voltage here  $i_5=i_1+i_2$  (1)  $V_o=V_1-i_2$ ,  $R_{17}$  Since it is set to (2), and  $i_1$ , and an inphase and  $i_2$  become the wave of an antiphase and the output voltage  $V_o$  of  $i_1$  is as in phase as  $V_i$ ,  $V_i$  and  $V_o$  serve as a wave in phase. Therefore, it turns out that this 1st differential amplifier 31 is a noninverting amplifying circuit.

[0044] Here, when a video signal  $V_i$  is higher than the slice level adjustment voltage  $V_s$ ,  $i_1$  becomes large (when it is got blocked and an intensity level is a high signal), and  $i_2$  becomes small. If the portion by the side of the high brightness of a video signal (henceforth a white side) is inputted at this time, since a transistor 6 will turn off and it will be set to  $i_1=i_5$ , output voltage  $V_0$  serves as a configuration which sliced the white side like the wave shown in drawing 4 (a).

[0045] Next, when video signals  $V_i$  are the slice level adjustment voltage  $V_s$  and the voltage about equivalent, since transistors 4 and 6 always have both in ON state, output voltage  $V_0$  serves as the configuration where the wave of the video signal  $V_i$  into which a basis is inputted was maintained as it was like the wave shown in drawing 4 (b).

[0046] furthermore, the video signal  $V_i$  -- falling -- the slice level adjustment voltage  $V_s$  -- enough -- small -- becoming -- a case (when it is got blocked and an intensity level is a low signal) -- next time -- a transistor 4 -- turning off --  $i_2=$  -- since it is set to  $i_5$ , output voltage  $V_0$  serves as a configuration which sliced the low brightness side (henceforth a black side) like the wave shown in drawing 4 (c)

[0047] Therefore, by setting up the value of the slice level adjustment voltage  $V_s$  suitably, to a video-signal  $V_i$  input, this 1st differential amplifier 31 slices a white side,

only a black side can be taken out, or conversely, can slice a black side and can take out only a white side. That is, it is understood that this 1st differential amplifier 31 is acting also not only as a mere differential-amplifier operation but as a slicing circuit.

[0048] However, in order to perform a gain adjustment, it is necessary to change the value of resistance 7 and 17 only in the circuit of drawing 3 . Then, in addition to the 1st differential amplifier 31, with this operation gestalt, the 2nd differential amplifier 32 for gain adjustments is formed.

[0049] Next, this 2nd differential amplifier 32 is explained in full detail.

[0050] In drawing 2 , the emitter of NPN transistors 9 and 10 which constitute the 2nd differential amplifier 32 is connected mutually, and the differential pair is connected to the collector of a transistor 6 in nothing and both its emitter. Furthermore, the base of both the transistors 9 and 10 is mutually connected through resistance 11, and the gain-adjustment voltage  $V_g$  is given to the base of the transistor 10 of another side for the voltage  $V_r$  pressured partially by the base of one transistor 9 by resistance 15 and 16.

[0051] If it is made such circuitry, since the potential of  $V_r$  and  $V_g$  will interlock mutually by resistance 11, without becoming a slicing circuit like the transistors 4 and 6 mentioned above, flowing current  $i_2$  does not depend a transistor 6 on the voltage value of the input signal  $V_i$  by the delicate potential difference of  $V_r$  and  $V_g$ , but it is shunted toward  $i_3$  which flows one transistor 9 by the same ratio, and  $i_4$  which flows the transistor 10 of another side. And since Output  $V_o$  serves as a non-inverter by the resistance 14 which transforms current  $i_4$  into voltage, the output wave changes, as shown in drawing 5 according to the gain-adjustment voltage  $V_g$ .

[0052] That is, drawing 5 explains the case where the slice level adjustment voltage  $V_s$  is beforehand set up so that a current wave form may not be sliced, as shown in drawing 4 (b).

[0053] First, since a transistor 10 turns off and  $V_r$  is set to  $i_4=0$  when large enough



compared with  $V_g$  ( $V_r \gg V_g$ ), output voltage  $V_o$  serves as an output wave as shown in drawing 5 (a), and becomes supply voltage  $V_1$  itself.

[0054] next,  $V_r$  and  $V_g$  -- abbreviation -- since it is set to  $i_3=i_4$  when it is the same voltage ( $V_r \approx V_g$ ), output voltage  $V_o$  becomes an output wave as shown in drawing 5 (b)

5 [0055] Furthermore, since a transistor 9 turns off and all  $i_2$  is shortly set to  $i_4$  when  $V_g$  is larger enough than  $V_r$  ( $V_r \ll V_g$ ), output voltage  $V_o$  serves as a wave of the maximum [ output swing ], as shown in drawing 5 (c).

[0056] As output voltage  $V_o$  showed this drawing (a) – (c) by changing the voltage value of the gain-adjustment voltage  $V_g$  of this 2nd differential amplifier 32, it changes, that is,  
10 arbitrary gain adjustments become possible, so that drawing 5 may show.

[0057] Here, in drawing 1 and drawing 2 , since the current  $i_4$  which flows into current  $i_2$  which flows out of the 1st differential amplifier 31 at the 2nd differential amplifier 32 is included from the 2nd differential amplifier 32, some output current  $i_2$  of the 1st differential amplifier [ in / each amendment wave creation circuits 1a-1n / in the  
15 current  $i$  which flows out of the resistance 14 as an addition means ] 31 understands a bird clapper. This composition corresponds to the claim 1.

[0058] A low gradation field is steep, halftone becomes loose, and the input-output behavioral characteristics of the actual gamma correction circuit of liquid crystal show a steep property once again with high gradation. What is necessary is just to consider  
20 as composition like drawing 6 , in order to realize such a gamma characteristic curve arbitrarily. However, drawing 6 shows the case of  $n=5$ .

[0059] By namely, \*\*\*\*\* which sets appropriately the value of the slice level adjustment voltage  $V_s$  ( $V_{sa}-V_{se}$ ) and the gain-adjustment voltage  $V_g$  ( $V_{ga}-V_{ge}$ ), respectively to every amendment wave creation circuit 1a – 1e For example, a top, two  
25 steps of amendment wave creation circuits 1a and 1b so that the white side of the input video signal  $V_i$  may be sliced If it sets up, respectively so that the black side of the input video signal  $V_i$  may be sliced, two steps of amendment wave creation circuits

1d and 1e the bottom, so that amendment wave creation circuit 1c of the middle may not slice The gamma correction wave compounded as a result becomes the curve of the polygonal-line approximation with four breaking points (A, B, D, E).

[0060] By this, adjustment corresponding to dispersion in the gamma property of the system using a graphic display device or it is performed, or gradation is changed according to the image source, and it becomes possible to offer the optimal quality of image to each image.

[0061] Moreover, the frequency characteristic can be highly lengthened by delivering the I/O wave between two amplifier within each basic block with current, and realizing a low-impedance circuit without impedance conversion, using a grounded-base type amplifying circuit.

[0062] In addition, while each transistors 2, 4, 6, 9, and 10 change a PNP type into a NPN type and change a NPN type into a PNP type in the gestalt 1 of this operation, respectively, they are positive-supply +V1 and a negative supply. – Even if it reverses V1, it is possible to acquire the same wave.

[0063] Moreover, both resistance 5 and 7 that constitutes the 1st differential amplifier 31 can also omit an ellipsis or both for either. For example, since instead of the internal resistance of the transistors 4 and 6 of a differential pair being resistance 5 and 7 is carried out when both resistance 5 and 7 is omitted, the small circuit of an alignment active region where gain is high is made.

[0064] (Gestalt 2 of operation) The gestalt 2 of operation of this invention is explained with reference to drawing 7 – drawing 12 .

[0065] Before explaining the circuitry of the gestalt 2 of this operation, the deficient point at the time of adopting the composition of the gestalt 1 of the above-mentioned operation as it was is first explained based on drawing 7 – drawing 9 .

[0066] Now, the frequency characteristic when the frequency characteristic of the 1st differential amplifier 31 shown in drawing 3 and either of the transistors 4 and 6 which

serve as a differential pair especially turn off is explained with reference to drawing 7 .

[0067] First, since the voltage  $V_3$  of the common node X of each resistance 5, 7, and 8 will be affected since the high frequency current flows through resistance 5 and 8 and the high frequency current will flow [ the voltage  $V_3$  ] through the capacity  $C_{ce}$  between collector emitters of the transistor 6 of the other side, and resistance 7 if a video signal  $V_i$  is inputted when the transistor 6 of the other side turns off as shown in drawing 7 (b), the signal of a high frequency component will leak to Output  $V_o$  a little.

[0068] Moreover, as shown in drawing 7 (c), when the transistor 4 of one side turns off, the high frequency component of input voltage  $V_i$  affects the voltage  $V_3$  of X common nodes through the capacity  $C_{be}$  between base emitters, and resistance 5, and since current flows through the transistor 6 of the one side of this, and resistance 7 and 8 in the form shaken at the voltage  $V_3$ , the signal of a high frequency component will leak to Output  $V_o$  a little also in this case.

[0069] Here, generally it is  $C_{ce} < C_{be}$  and, in the case of the transistors 4 and 6 for RFs, such capacity is about 1–2pF.

[0070] Now, as a video signal of a workstation or a personal computer, if it has a 150MHz band, it will be thought that it is enough. Although the circuit shown in drawing 8 fully had the capacity, for the leak lump mentioned above, the RF signal which originally must not exist leaked to the output, and the grace of an image was dropped.

Therefore, it becomes very important how this leak lump is suppressed.

[0071] Although the frequency of a lump [ leak ] is determined from the size of a resistance component and capacity, in the case of the example of this invention, as compared with  $C_{ce}$  serving as a low impedance from the video signal of a 150MHz band to the signal of a RF band further,  $C_{be}$  affects the video signal of a 150MHz band greatly. Moreover, in the case of drawing 7 (b), the high frequency component pressured partially by resistance 52 and 54 will be amplified by the ratio of resistance 54 and 56. The above two effects show that a leak lump of a RF has a small direction at the time

of making the transistor into which  $V_s$  which determines a transistor 53, i.e., slice level, is inputted turn off. since [ that is,, ] the wave sliced by the emitter follower is made to amplify as it is in the case of the conventional technology which the slicing circuit using ON/OFF of an emitter follower had the large leak lump of a RF, for example, was shown  
5 in drawing 20 -- a leak lump of a high frequency component -- further -- \*\*\*\*\* -- the bird clapper which it hears is expected

[0072] Drawing 8 is explanatory drawing for it being shown how much a leak lump of an actual high frequency component is, and drawing 8 (a) shows each frequency characteristic in case drawing 8 (b) has a slice, when there is no slice. In addition,  
10 drawing 8 (a) and (b) are changing and expressing the scale factor of a vertical axis, and make 100% the usual output in case there is no slice.

[0073] In drawing 8 (b), when the curve shown with a sign L1 turns off the transistor 4 of an input side (refer to drawing 7 (c)), the curve of a sign L2 shows the frequency characteristic of the signal  $V_o$  outputted by the leakage of a RF, respectively, when the  
15 transistor 6 of an output side is turned off (refer to drawing 7 (b)).

[0074] As drawing 8 (b) shows, it turns out that a leak lump of a RF is larger than the time (in the case of drawing 8 (b)) of the direction at the time (in the case of drawing 8 (c)) of making the transistor 4 of an input side turn off making the transistor 4 of an output side turn off.

20 [0075] Thus, a leak lump of a RF is size \*\*\*\*\*, and the slicing circuit 31 using ON/OFF of an emitter-follower should just make capacity  $C_{ce}$  small further, in order to suppress such a leak lump.

[0076] For that purpose, as shown in drawing 9 , it is good to insert in series the transistors 57 and 58 which play the role of diode, respectively, and to make capacity  
25  $C_{ce}$  between collector emitters small seemingly about each transistors 4 and 6.

[0077] In the composition shown in drawing 9 , the curve of a sign L3 shows the frequency characteristic of the signal  $V_o$  outputted by the leakage of the RF when

turning off the transistor 6 of an output side among previous drawing 8 (b). It turns out that the leakage of the curve of L3 has become less than other curves L1 and L2 further so that clearly.

[0078] In addition, although transistors 57 and 58 were used in drawing 9 , you may be the common diode for RFs.

[0079] By the way, drawing 4 , drawing 7 , and drawing 8 (b) are considered by comparison now.

[0080] As mentioned above, drawing 4 (a) is the case where the transistor 6 of  $i_2=0$ , i.e., an output side, turns off, and the white side of a video-signal  $V_i$  input is sliced. On the other hand, drawing 4 (c) is the case where the transistor 4 of  $i_1=0$ , i.e., an input side, turns off, and the black side of a video-signal  $V_i$  input is sliced.

[0081] And when the transistor 6 of an output side turns off and a white side is sliced (in the case of drawing 4 (a)), it will be in the state of drawing 7 (b), and the leakage of a RF will serve as a curve shown by L2 of drawing 8 (b) at this time. Moreover, when the transistor 4 of an input side turns off and a black side is sliced (in the case of drawing 4 (c)), it will be in the state of drawing 7 (c), and the leakage of a RF will serve as a curve shown by L1 ( $> L2$ ) of drawing 8 (b) at this time.

[0082] Although it becomes a curve L2 and the leakage of a RF can be made to some extent small in the composition of drawing 3 after all when performing a white side slice using the NPN type transistors 4 and 6, when performing a black side slice, it produces un-arranging [ to which it becomes a curve L1 and the leakage of a RF becomes large ].

[0083] Then, in a white side slice, while using the composition (NPN type transistors 4 and 6) of drawing 3 , while changing a NPN type into a PNP type to the circuit of drawing 3 , when the power supply of positive/negative is reversed, by the black side slice, the leakage of the RF when performing a black side slice can be made small.

[0084] The white side slicing circuit which slices a white side and takes out only a black side from the above explanation is constituted using a NPN type transistor, and the

black side slicing circuit which slices a black side and takes out only a white side conversely is constituted using a PNP transistor. That is, each slicing circuit by the side of white and black is prepared in exclusive use, and the polarity of a transistor is replaced with by each slicing circuit by the side of white and black. Furthermore, in order to make capacity Cce between collector emitters small, as shown in drawing 9 , transistors 57 and 58 (or diode) are inserted in a slicing circuit. Furthermore, if the gain-adjustment circuit which can perform a gain adjustment about the output of each slicing circuit by the side of white and black is added, the most powerful gamma correction circuit can be constituted.

10 [0085] From the above-mentioned viewpoint, it is the form 2 of this operation which was improved so that the defect of the form 1 of operation of this invention might be lost, and it shows the concrete composition to drawing 10 and drawing 11 .

[0086] In drawing 10 and drawing 11 , they are the black side slicing circuit which slices a black side 71a-71n, and takes out only a white side, and the white side slicing circuit which slices a white side 72a-72m, and takes out only a black side. In addition, the black side slicing circuits [ 71a-71n ] number (n) and the white side slicing circuits [ 72a-72m ] number (m) are decided by whether he wants to acquire the gamma correction property of what curve, as shown in drawing 6 .

20 [0087] The circuit which consists of a transistor shown with signs 91-94 among each white side slicing circuits [ 72a-72m ] circuitry and resistance shown by 95-98 here is fundamentally [ as the circuit shown in drawing 9 ] the same, and each of those transistors 91-94 are NPN type things. However, in order to absorb the temperature characteristic of the transistors 92 and 94 inserted for the frequency characteristic improvement at the time of a slice, the transistor 89,100 is inserted in the emitter-followers 88 and 99 to a video signal Vi and the slice level adjustment voltage Vs, respectively.

[0088] The circuit which consists of a transistor shown with signs 77-80 among each

black side slicing circuits [ 71a-71n ] circuitry and resistance shown by 81-84 on the other hand is the same as what the polarity of the transistor of the circuit shown in drawing 9 was changed [ what ] (a NPN type is changed into a PNP type), and reversed the polarity of a power supply further. However, in order to absorb the temperature  
5 characteristic of the transistors 78 and 80 inserted for the frequency characteristic improvement at the time of a slice, transistors 75 and 86 are inserted in the emitter-followers 74 and 85 to a video signal  $V_i$  and the slice level adjustment voltage  $V_s$ , respectively.

[0089] Next, the wave composition means 73 is what takes out the output  $V_0$  which  
10 compounded all the outputs (m+n individual) from the black side slicing circuits 71a-71n and the white side slicing circuits 72a-72m. The gain-adjustment circuits 102a-102n which adjust individually the gain of an each black side slicing circuits [ 71a-71n ] output, It consists of gain-adjustment circuits 103a-103m which adjust individually the gain of an each white side slicing circuits [ 72a-72m ] output, and each gain-adjustment  
15 circuit 102a-102n and an addition means (here, it resists) 14 to compound the output from 103a-103m.

[0090] Since each gain-adjustment circuits 102a-102n and 103a-103m are the same composition as the amendment wave creation circuits 1a-1n shown in drawing 2 and the same is said of the circuit operation, detailed explanation is omitted here. However,  
20 in each gain-adjustment circuits 102a-102n by the side of a black slice and a white slice, and 103a-103m, since it is not necessary to adjust slice level, the predetermined fixed voltage pressured partially by resistance 125,126 and 141,142 is impressed to the transistor 123,139 into which the rice level adjustment voltage  $V_s$  should be inputted.

[0091] By the way, in the composition shown in drawing 11 , the white side slicing  
25 circuits [ 72a-72m ] transistors 91-94 consist of NPN types. Since the gain-adjustment circuits [ which stand in a row in this / 103a-103m ] transistor 129,131,134,135 also consists of same NPN types, Like the above-mentioned explanation (explanation using

drawing 4 , drawing 7 , and drawing 8 (b)), when performing the slice by the side of white, a circuit with few leak lumps of a high frequency component can be realized.

[0092] Therefore, as the same function as the white side slicing circuits [ of drawing 11 / 72a-72m ] transistors 91 and 93 can be given to the each gain-adjustment circuits [ 103a-103m ] transistors 129 and 131, the white side slicing circuits 72a-72m of drawing 11 are omitted and it is shown in drawing 12 , it is possible to make the gain-adjustment circuits 103a-103m use also [ slicing circuits / white side / 72a-72m ].

[0093] In this case, it is necessary to make it apply the predetermined slice voltage  $V_s$  to the base of a transistor 139 except for the resistance 141,142 of the gain-adjustment circuits 103a-103m by the side of a white slice. Moreover, since the transistor 134,135 for gain adjustments is connected in series to the transistor 129,131 used as a differential pair, the role of the transistors 57 and 58 which these transistors 134,135 showed in false to drawing 9 is carried out and capacity is decreased at this time, it is not necessary to insert a transistor in a transistor 129,131 further in series.

[0094] In addition, in the composition shown in drawing 11 , it sets in the gain-adjustment circuits 102a-102n by the side of a black slice. While changing a transistor 111,123 into a PNP type from a NPN type and changing polarity into a NPN type from a PNP type, the polarity of a transistor 113,115,118,119 If the polarity of a power supply is also reversed, it will become possible to omit the black side slicing circuits 71a-71n, and to make the gain-adjustment circuits 102a-102n serve a double purpose as an object for a black slice.

[0095] However, if the polarity of the gain-adjustment circuits [ by the side of a white slice / 103a-103m ] transistor 129,131,134,135 is left the NPN type in that case, the sense of the gain-adjustment circuits [ by the side of a black slice / 102a-102n ] output current and the sense of the gain-adjustment circuits [ by the side of a white slice / 103a-103m ] output current become reverse, and current addition cannot be performed simply. Therefore, when making the gain-adjustment circuits 102a-102n by



the side of black serve a double purpose as a black side slice, it will be necessary to change the polarity of the gain-adjustment circuits [ by the side of a white slice / 103a-103m ] transistor 129,131,134,135 into a PNP type from a NPN type.

[0096] Since the gain-adjustment circuits 103a-103m by the side of a white slice cannot be made to serve a double purpose as a white side slicing circuit as shown in drawing 12 if it does so (it is good to perform a white slice with a NPN type transistor as mentioned above), it will be necessary to form individually the white side slicing circuits 72a-72 in the preceding paragraph which are the gain-adjustment circuits 103a-103n by the side of white. that is, the case where it is shown in drawing 12 and all monochrome \*\* -- it becomes reverse composition

[0097] Although one [ both the slicing circuits 71a-71n and ] abbreviation (72a-72m) is possible, it can omit both circuits simultaneously and cannot be made to have and make them serve a double purpose after all by the gain-adjustment circuits 102a-102n and 103a-103m, respectively.

[0098] Here, since circuit 1c without a slice is only a gain adjustment when a gamma correction wave consists of five curves, as shown in drawing 6 , in the composition of drawing 12 , one gain-adjustment circuit, for example, 103c, can be assigned as circuit 1c without a slice. Therefore, it is set to  $n=2$  and  $m=3$  in this case.

[0099] (Form 3 of operation) The form 3 of operation of this invention is explained with reference to drawing 13 - drawing 18 .

[0100] Before explaining the circuitry of the form 3 of this operation, the deficient point at the time of adopting the composition of the form 2 of the above-mentioned operation as it was is first explained based on drawing 13 - drawing 14 .

[0101] Now, both each slicing circuits 71a-71n by the side of the black shown in drawing 11 and white and supply voltage (72a-72m) are assumed to be +V1 and -V1.

[0102] When each slicing circuits 71a-71n by the side of black and white and the same video signal  $V_i$  as 72a-72m are simultaneously inputted in such circuitry, When being

set up so that the slice level adjustment voltage  $V_s$  may slice Input  $V_i$  by the black and white side, respectively. As shown in drawing 13 (a), the black side slicing circuits [ 71a-71n ] output M1 is a power supply by the side of minus. - Becoming the form which stuck to  $V_1$ , the white side slicing circuits [ 72a-72m ] output M2 serves as a form which stuck to power supply  $+V_1$  by the side of plus conversely.

[0103] And in order for each gain-adjustment circuits 102a-102n which constitute the wave composition circuit 73 also from this case, and 103a-103m to enable it to perform a predetermined amplification operation, a power supply with a bigger absolute value ( $+V_2$ ,  $-V_2$ ) than  $**V_1$  is needed for all by the side of plus side minus as these supply voltage.

[0104] however, each slicing circuit 71a- supply voltage  $**V_1$  (71n, 72a-72m) and supply voltage  $**V_2$  of the wave composition circuit 73 are differed -- making ( $|V_2| > |V_1|$ ) -- easy [ of the power supply which generates two kinds of voltage  $**V_1$  and  $**V_2$  ] must be carried out, respectively, and circuitry becomes complicated

[0105] Then, it considers operating the black side slicing circuits 71a-71n between a positive power supply and the grand level GND, and operating the white side slicing circuits 72a-72m on a negative power supply and the grand level GND here.

[0106] Moreover, for the video signal  $V_i$  inputted into the black side slicing circuits 71a-71n, the video signal  $V_i$  which sets up so that it may be inputted in the range to positive voltage  $+V_1$  from 0V, and is inputted into the white side slicing circuits 72a-72m is voltage negative from 0V. - It sets up so that it may be inputted in the range to  $V_1$ .

[0107] Then, as shown in drawing 13 (b), the output from the black side slicing circuits 71a-71n comes to be shown in a sign M3, and the output from the white side slicing circuits 72a-72m comes to be shown in a sign M4. That is, both of the outputs M3 and M4 serve as a wave sliced on the grand level GND.

[0108] Consequently, also about which slicing circuits 71a-71n by the side of black and

white, and 72a-72m, since an output occurs near the grand level GND, as supply voltage of the wave composition circuit 73 of the next step, each slicing circuits 71a-71n and supply voltage\*\*V1 (72a-72m) can be used as it is. That is, one kind of power supply can be used.

5 [0109] Thus, in slicing the input video signal Vi on the grand level GND, it also produces the following advantages.

[0110] Although drawing 14 takes out only the portion of the 1st differential amplifier 31 by the side of a white slice like drawing 3 , when actually creating the circuit which operates by power supply\*\*V1 on a printed circuit board, generally the impedance of  
10 power supply\*\*V1 has not zero but a limited value (here, it expresses as resistance 155,156).

[0111] Considering the case where a pulse-like wave is now inputted as a video signal Vi, the current which came by a transistor 4 turning on from plus power supply +V1 passes resistance 155, and is a minus power supply. – In order that the current which  
15 returns to V1 may pass resistance 156, supply voltage\*\*V1 which actually starts this circuit will be modulated like sign +V1' and the wave shown by -V1', respectively.

[0112] In this case, since Output Vo is taken out by the collector side of a transistor 6, change of the power supply to which a collector resistance 17 is connected has big influence on the output Vo. The output Vo will actually be small outputted a little like  
20 the wave shown as a solid line compared with the wave shown with the dashed line which must originally be outputted.

[0113] In order to solve such a technical problem, it is most desirable to make it what low-impedance-izes supply voltage +V1 by the side of a collector, and can disregard most influences of resistance 155 in the circuit of drawing 14 .

25 [0114] For that purpose, when an actual circuit is constituted, plus power supply +V1 [ white side slicing circuits / 72a-72m ] is replaced on the grand level GND, and it is a black side slicing circuits / 71a-71n / minus power supply. – It is the most effective if

V1 is replaced on the grand level GND.

[0115] Operating the black side slicing circuits 71a-71n between power supply +V1 [ positive from this ], and the low impedance grand level GND, the white side slicing circuits 72a-72m are negative power supplies. – It is advantageous if it is made to operate on V1 and grand level.

[0116] And since the pedestal level of the video signal Vi was beforehand decided for example, when a video signal Vi was inputted between positive power supply +V1 and the positive grand level GND About the black side slicing circuits 71a-71n Especially for the need for a level clamp, although there is nothing, the white side slicing circuits 72a-72m are negative power supplies. – In order to make it operate on V1 and the grand level GND, it is necessary to clamp so that a video signal Vi may always shift to a negative side by the predetermined voltage Vr.

[0117] From the above-mentioned viewpoint, the form 3 of this operation improved the defect of the form 2 of operation of this invention, and it shows the concrete composition to drawing 15 .

[0118] A different point as compared with the case of the operation form 2 shown in drawing 11 is predetermined PEDERU barrel level about the video signal Vi inputted. – It is that one kind of power supply with supply voltage\*\*V1 [ common to that the clamping circuit 161 clamped to Vr is formed, each slicing circuits 71a-71n by the side of black and white, 72m / 72a-/, and the wave composition means 73 ] is connected. Since other composition is the same as that of the case of the operation form 2, detailed explanation is omitted.

[0119] The example of the above-mentioned clamping circuit 161 is shown in drawing 16 .

[0120] A dc component is cut by the electrolytic capacitor 166, and the video signal inputted into the clamping circuit 161 is inputted into an emitter-follower 167,168. the pedestal sampling pulse generated based on a horizontal synchronizing pulse etc. is

impressed to the gate of the electrolysis effect transistor 169, and the voltage pinch off voltage of a pedestal period samples by the integrating circuit 170,171 -- having -- resistance 172 -- passing -- an operational amplifier 175 -- on the other hand, it is inputted into a terminal

5 [0121] Since the reference voltage  $V_r$  for PEDERU barrel level setting set up by resistance 173,174 is beforehand inputted into the another side terminal of an operational amplifier 175, an operational amplifier 175 compares both the voltage pinch off voltage and  $V_r$ , and it operates so that both voltage may become the same.

[0122] That is, an operational amplifier 175 works as a comparator-cum-an integrating  
10 circuit by the capacitor 176, and the output is fed back to a video signal through resistance 178. Consequently, it becomes the circuit which the feedback loop always commits so that pedestal level may always become the same as reference voltage  $V_r$ .

[0123] Whenever it makes it the composition shown in drawing 15 , the video signal  $V_i$  inputted into the white side slicing circuits 72a-72m is predetermined PEDERU barrel  
15 level by the clamping circuit 161. - A level conversion is carried out so that it may be set to  $V_r$ .

[0124] Consequently, the black side slicing circuits 71a-71m slice a video signal  $V_i$  on positive voltage  $+V_1$  and the positive grand level GND, and the white side slicing circuits 72a-72n are negative voltage. - In order to slice a video signal  $V_i$  on  $V_1$  and the  
20 grand level GND, the black side slicing circuits 71a-71n and white side slicing circuits [ 72a-72m ] output wave came to be shown in drawing 13 (b).

[0125] Thus, if the clamping circuit 161 is formed just before each slicing circuit, it is possible to realize the circuit which slices a white and black side using power supply\*\* $V_1$  per positive/negative, respectively with very easy composition.

25 [0126] As shown in drawing 12 , it is also possible to consider as the composition which forms a clamping circuit 161 like the form 3 of this operation in composition of to have considered as the gain-adjustment [ a white side slice-cum- ] circuits 103a-103m, and

slices a video-signal wave between a white side and the grand level GND by these circuits 103a-103m.

[0127] Since it is inserted in order that a clamping circuit 161 may make supply voltage one kind of positive/negative also in this case, it does not deviate from the claim of this invention.

[0128] In addition, in drawing 15 , if the gain-adjustment circuits 102a-102n, and a PNP transistor and an NPN transistor (103a-103m) are changed and a power supply is reversed, combination of the black side slicing circuits 71a-71n and the gain-adjustment circuits 102a-102n will be attained.

[0129] (Form 4 of operation) The form 4 of operation of this invention is explained with reference to drawing 17 - drawing 18 .

[0130] Before explaining the circuitry of the form 4 of this operation, the deficient point in respect of the adjustment in the case of wanting to first acquire the deficient point at the time of adopting the composition of the forms 1-3 of each above-mentioned operation as it was, especially a desired gamma correction wave is explained based on drawing 17 . In addition, in order to make an understanding easy, it explains here taking the case of the easiest case where a gamma correction wave with one breaking point is created.

[0131] Drawing 17 (a) is the case (refer to drawing 6 ) where white side slicing circuit 1b and circuit 1c without a slice are combined, and the output becomes like M10 and M11 in each, respectively, and the synthetic wave M12 breaks with A points, and comes to have a point.

[0132] Here, if the gain of the brightness by the side of white is adjusted rather than A points by circuit 1c without a slice after white side slicing circuit 1b adjusts the gain of the brightness by the side of black rather than A points next, the portion by the side of black will be influenced [ the ] by A points like the arrow in drawing.

[0133] That is, with composition like drawing 17 (a), although it is the foundations which

are united from the field near black when adjusting a gamma correction since the criteria of a video signal are black level, even if it performs previously the gain adjustment by the side of black with much trouble next, when the gain adjustment by the side of white is performed, it will be influenced to the curvilinear portion by the side of black, and a desired gamma correction wave is no longer acquired. Therefore, when circuit 1c without a slice exists and it performs the adjustment, consideration is required, and if it can do, it is desirable not to prepare circuit 1c without a slice.

[0134] Next, drawing 17 (b) is the case (refer to drawing 6 ) where white side slicing circuit 1b and black side slicing circuit 1e are combined, and the output becomes like M20 and M21 in each, respectively, and the synthetic wave M22 breaks with B points, and comes to have a point.

[0135] About the input video signal  $V_i$ , when the slice level  $V_s$  by the side of white and black is completely in agreement, here After adjusting the gain of the field by the side of black rather than A points by white side slicing circuit 1b next, even if it performs the gain adjustment of the field by the side of white rather than B points by black side slicing circuit 1e, unlike the case of drawing 17 (a), even the curvilinear portion by the side of black is not influenced from B points.

[0136] For example, gamma correction curve  $Y_w$  which sliced the white side  $Y_w = K_w - X$  ( $K_w$  : inclination) If the slice level  $V_s$  by the side of white and black is in agreement when expressed with (3), the gamma correction curve  $Y_b$  which sliced the black side is expressed with the following formula.

[0137]

$Y_b = K_b - X + \{1 - (K_b/K_w)\} V_s$  Since  $K_b$  is not included in (3) formulas even if it performs the gain adjustment to which  $K_b$  is changed as shown in (4), (3), and (4) formulas after carrying out the gain adjustment to which  $K_w$  is changed next, B points do not change.

[0138] Thus, although it is advantageous in respect of adjustment of a gamma correction curve when taking circuitry as shown in drawing 17 (b), however if the slice

level  $V_s$  of both the slicing circuits 1b and 1e shifts, the video signal of the portion will be lost or gain will become very large [ the portion ] conversely.

[0139] In order to lose this un-arranging, it is necessary to interlock slice voltage with a slicing circuit, i.e., the white side slicing circuit which slices a high gradation side most, before and after becoming the boundary line of a slice with a white side and a black side, and the black side slicing circuit which slices a low gradation side most, and to take both tracking with a sufficient precision.

[0140] From the above-mentioned viewpoint, the form 4 of this operation improved the forms 1-3 of operation of this invention, and it shows the concrete composition to drawing 18 .

[0141] The interlocking means 192 is further added to the circuit of the form 2 of the operation which showed the gamma correction circuit shown in drawing 18 to drawing 10 .

[0142] And in the circuit shown in drawing 18 , a low gradation side shall be sliced, so that a high gradation side shall be sliced, so that it goes below about the black side slicing circuits 71a-71n, and it goes below about the white side slicing circuits 72a-72m.

[0143] The above-mentioned slice voltage generating means 191 is constituted by the D/A converter (DAC), and signal  $V_{sba}$ ' $V_{swa}$ ' for two slice level control outputted from the means 191 is inputted into the interlocking means 192, and is changed into the slice level adjustment voltage  $V_{sba}$  and  $V_{swa}$ , respectively.

[0144] And it is individually given to white side slicing circuit 72a to which one output  $V_{swa}$  slices a high gradation side most between two outputs  $V_{sba}$  and  $V_{swa}$  of the interlocking means 192 at black side slicing circuit 71a to which the output  $V_{sba}$  of another side slices a low gradation side most, respectively, and it acts so that the slice level of both the circuits 72a and 71a may become the same.

[0145] Moreover, from the slice voltage generating means 191, slice level adjustment voltage  $V_{sbb}$ - $V_{sbn}$  and  $V_{swb}$ - $V_{swm}$  are given to the remaining black side slicing



circuits 71b-71n and the white side slicing circuits 72b-72m, respectively.

[0146] Drawing 19 is the block diagram showing the detail of the composition of the interlocking means 192.

[0147] Adjustment voltage  $V_{sba}'$  for a black side slice inputted from the slice voltage  
5 generating means 191 passes along an operational amplifier 251,253 and resistance 255,257, a passage and voltage  $V_{swa}'$  for a white side slice pass along an operational amplifier 252,254 and resistance 256,258, and every [ one of the two ] is compounded, respectively.

[0148] Two compounded signals are operational amplifiers 263,264, and direct current  
10 level and gain are changed by resistance 259,260,265, and 261, 262 and 266, respectively.

[0149] If it goes up as a result, for example,  $V_{sba}'$ , the outputs  $V_{sba}$  and  $V_{swa}$  of the interlocking means 192 change in the direction where both go up, and even if it changes  $V_{swa}'$ , an output will move similarly. Therefore, it becomes possible to take the tracking  
15 of the black side slicing circuits 71a-71n and white side slicing circuits [ 72a-72m ] slice level with a sufficient precision by setting up the resistance which determines gain and level the optimal.

[0150] In addition, since the input terminal of the slice level adjustment voltage  $V_s$  exists in composition of having considered as the gain-adjustment [ a white side  
20 slice-cum-] circuits 103a-103m as shown in drawing 12 , it is also possible to establish a slice voltage generating means 191 like a form 4 and the interlocking means 192 of this operation, and to consider as  $V_{sba}'$  and composition with which the outputs  $V_{sba}$  and  $V_{swa}$  of the interlocking means 192 will be interlocked with this if  $V_{sma}'$  goes up.

[0151] Furthermore, it is possible to add the slice voltage generating means 191 and the  
25 interlocking means 192 also to the composition of the form 3 of operation shown in drawing 15 .

[0152]

[Effect of the Invention] According to this invention, the following effect is done so.

[0153] (1) According to invention according to claim 1, arbitrary polygonal-line approximation type gamma correction waves can be created only by adjusting the adjustment voltage and gain-adjustment voltage of slice level, and this performs  
5 adjustment corresponding to dispersion in the gamma property of the system using a graphic display device or it, or change gradation according to the image source, and it becomes possible to offer the optimal quality of image to each image. Moreover, by using a grounded-base type amplifying circuit, the frequency characteristic can be highly lengthened to a high-frequency field 150MHz or more, and the practical effect is  
10 large.

[0154] (2) Since according to invention according to claim 2 the leak lump by the output of a high frequency component can be suppressed at the time of OFF of the transistor which makes a slice wave and the good frequency characteristic can be realized, the gamma correction circuit which became possible [ preventing falling the grace of an  
15 image ] can be realized, and the practical effect is large.

[0155] (3) If according to invention according to claim 3 the number of supply power supplies is decreased and a circuit is constituted from lower supply voltage, while \*\* will become possible, change of DC component is small, a gamma correction circuit with the slicing circuit from which a more exact output wave is acquired can be realized, and the  
20 practical effect is large.

[0156] (4) Since according to invention according to claim 4 change of the black level which starts at the time of the brilliance control of halftone or a high gradation field can be suppressed by interlocking the adjustment voltage of a white side slicing circuit and a black side slicing circuit so that slice level may be in agreement, a highly precise  
25 gamma correction can be performed and the practical effect is large.

---

## DESCRIPTION OF DRAWINGS

---

### [Brief Description of the Drawings]

- 5 [Drawing 1] The block diagram showing the composition of the gamma correction circuit concerning the gestalt 1 of operation of this invention
- [Drawing 2] The circuit diagram showing the detail of the composition of drawing 1
- [Drawing 3] The circuit diagram showing the detail of the slicing circuit portion of the gamma correction circuit of drawing 1
- 10 [Drawing 4] Drawing with which explanation of a slicing circuit of operation is presented
- [Drawing 5] Drawing with which explanation of a gain-adjustment circuit of operation is presented
- [Drawing 6] The block diagram showing the concrete composition for acquiring a desired gamma correction property
- 15 [Drawing 7] Drawing with which the explanation of operation at the time of the transistor OFF of a slicing circuit is presented
- [Drawing 8] Drawing in which the high frequency component at the time of the transistor OFF of a slicing circuit leaking, and showing the amount of lumps
- [Drawing 9] The circuit diagram showing the composition for reducing a leak lump of a
- 20 RF in a slicing circuit
- [Drawing 10] The block diagram showing the composition of the gamma correction circuit concerning the gestalt 2 of operation of this invention
- [Drawing 11] The circuit diagram showing the detail of the composition of drawing 10
- [Drawing 12] The block diagram showing the modification of the gamma correction
- 25 circuit concerning the gestalt 2 of operation of this invention
- [Drawing 13] Drawing for explaining the output characteristics of a slicing circuit
- [Drawing 14] Drawing for explaining change of the supply voltage in an actual slicing

circuit

[Drawing 15] The block diagram showing the composition of the gamma correction circuit concerning the gestalt 3 of operation of this invention

[Drawing 16] The circuit diagram showing the example of the clamping circuit in drawing  
5 15

[Drawing 17] Drawing with which the technical-problem explanation at the time of adjustment of a gamma correction curve is presented

[Drawing 18] The block diagram showing the composition of the gamma correction circuit concerning the gestalt 4 of operation of this invention

10 [Drawing 19] The block diagram showing the example of the interlocking means in drawing 18

[Drawing 20] The circuit diagram showing the composition of the gamma correction circuit of the conventional technology

[Drawing 21] Drawing showing the input-output behavioral characteristics of the gamma  
15 correction circuit of drawing 20

[Drawing 22] The circuit diagram showing other composition of the gamma correction circuit of the conventional technology

[Drawing 23] Drawing showing the input-output behavioral characteristics of the gamma correction circuit of drawing 22

20 [Description of Notations]

1a-1n-- An amendment wave creation circuit, 31/-- The 1st differential amplifier, 32/  
-- The 2nd differential amplifier, 14 / -- Resistance (addition means), 73 / -- A wave  
composition means,  $V_i$  / -- An input video signal,  $V_o$  / -- An output video signal,  $V_s$  /  
-- Slice level adjustment voltage,  $V_g$  / -- Gain-adjustment voltage,  $i_2$  / -- The output  
25 current of the 1st differential amplifier,  $i_4$  / -- The output current from an amendment  
wave creation circuit,  $i$  / -- The output current of a gamma correction circuit.

特開平 1 1 - 1 6 4 1 7 4

(43) 公開日 平成 1 1 年 (1999) 6 月 1 8 日

(51) Int. Cl.

識別記号

庁内整理番号

F I

技術表示箇所

H04N 5/202

H04N 5/202

G09G 1/00

G09G 1/00

R

3/36

3/36

審査請求 未請求 請求項の数 10 O L (全 17 頁)

(21) 出願番号 特願平 9 - 3 2 4 2 5 3

(22) 出願日 平成 9 年 (1997) 1 1 月 2 6 日

(71) 出願人 0 0 0 0 0 5 8 2 1

松下電器産業株式会社

大阪府門真市大字門真 1 0 0 6 番地

(72) 発明者 武藤 泰明

大阪府門真市大字門真 1 0 0 6 番地 松下

電器産業株式会社内


(74) 代理人 弁理士 岡田 和秀

(54) 【発明の名称】 ガンマ補正回路

(57) 【要約】

【課題】 液晶等の非線形性を補正するガンマ補正回路に関して、いくつかの調整電圧の設定のみで任意に補正波形が合成可能で、かつ映像信号の帯域が少なくとも 150MHz 以上持ち、さらに簡単な構成で実現できる回路が必要とされていた。

【解決手段】 補正波形発生手段 1a は、差動増幅器 31a および 32a を 2 段接続し、31a に入力される調整電圧  $V_{sa}$  で映像信号のスライスレベルを設定し、32a に入力される調整電圧  $V_{ga}$  で映像信号のゲインが調整され、複数の補正波形発生手段 (1a ~ 1n) からの出力が加算手段 33 により合成され、折れ線近似の任意の補正波形が出力される。また、31a および 32a をトランジスタによる差動対で構成し、31a をベース接地型増幅器とし、その出力電流を 32a で分流することにより、31a の出力電流  $i_{2a}$  の一部がそのまま出力電流  $i$  の一部となる回路構成により広帯域化が可能となる。



## 【特許請求の範囲】

【請求項 1】 液晶等の非線形表示素子の階調を補正するガンマ補正回路であって、第 1 の入力端子に映像信号を、第 2 の入力端子にスライス部を設定する第 1 の調整電圧を入力する第 1 の差動増幅器と、第 3 の入力端子にゲインを制御する第 2 の調整電圧を入力する上記第 1 の差動増幅器の出力端子に設けた第 2 の差動増幅器とから構成される補正波形作成手段を少なくとも二つ以上有し、上記複数の補正波形作成手段の上記第 2 の差動増幅器の出力信号を電流加算する加算手段とを備え、上記加算手段により加算された電流が上記複数の補正波形作成手段の上記第 1 の差動増幅器の出力電流の一部になることを特徴とするガンマ補正回路。

【請求項 2】 第 1 の差動増幅器は、ベースに映像信号を入力する第 1 のトランジスタと、ベースにスライス部を設定する第 1 の調整電圧を入力する第 2 のトランジスタからなり、エミッタを直接あるいは抵抗を通して接続され、出力端子として第 2 のトランジスタのコレクタを用いることを特徴とし、第 2 の差動増幅器は、ベースに利得を制御する第 2 の調整電圧を入力する第 3 のトランジスタと、ベースを第 3 のトランジスタのベースと抵抗を介して接続された第 4 のトランジスタとからなり、エミッタを直接接続され、出力端子として第 3 のトランジスタのコレクタを用いることを特徴とする請求項第 1 項記載のガンマ補正回路。

【請求項 3】 液晶等の非線形表示素子の階調を補正するガンマ補正回路であって、映像信号がベースに入力される第 1 の NPN トランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 2 の NPN トランジスタと、上記第 1 および第 2 の NPN トランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなり、上記第 2 の NPN トランジスタの ON/OFF により映像信号の黒側あるいは黒側を含む全部分を取り出し白側部分はスライスする第 1 の作動対と、上記第 1 および第 2 の NPN トランジスタのエミッタ電流が合成されるところに挿入される第 1 の電流源とによって構成される一つ以上の  $n$  個の白側スライス回路と、映像信号がベースに入力される第 3 の PNP トランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 4 の PNP トランジスタと、上記第 3 および第 4 の PNP トランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなり、上記第 4 の PNP トランジスタの ON/OFF により映像信号の白側あるいは白側を含む全部分を取り出し黒側部分はスライスする第 2 の作動対と、上記第 3 および第 4 の PNP トランジスタのエミッタ電流が合成されるところに挿入される第 2 の電流源とによって構成される一つ以上の  $n$  個の黒側スライス回路と、上記  $n+n$  個の白側および黒側スライス回路の出力波形を合成する波形合成手段とを備えたことを特徴とするガンマ補正回路。

【請求項 4】 波形合成手段は、映像信号がベースに入力される第 5 のトランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 6 のトランジスタと、上記第 5 および第 6 のトランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなる第 3 の作動対と、上記第 5 および第 6 のトランジスタのエミッタ電流が合成されるところに挿入される第 3 の電流源と、上記第 6 のトランジスタのコレクタにエミッタを互いに接続し、さらにベースを抵抗を隔てて接続した第 7 および第 8 のトランジスタからなり、上記第 7 あるいは第 8 のトランジスタのベースに映像信号のゲインを決定する調整電圧を印加することで上記第 7 および第 8 のトランジスタに流れる電流比を制御する第 4 の作動対とを備えたゲイン調整回路と、上記ゲイン調整回路の全ての出力を加算する加算手段とを備え、上記第 5 および第 6 のトランジスタが NPN トランジスタである場合には上記第 1 および第 2 のトランジスタに置き換えることが可能であり、上記第 5 および第 6 のトランジスタが PNP トランジスタである場合には上記第 3 および第 4 のトランジスタに置き換えることが可能であることを特徴とする請求項第 3 項記載のガンマ補正回路。

【請求項 5】 液晶等の非線形表示素子の階調を補正するガンマ補正回路であって、映像信号を二つの系に分け、上記二つの系のうち一つの系のベデスタルレベルを正の電圧にし、もう一つの系の白レベルを負の電圧にするための少なくとも一つの系の映像信号のベデスタルレベルを変換するクランプ回路と、正の電圧の映像信号を入力し、グラウンドレベルで黒側をスライスし白側あるいは白側を含む全部分を取り出した波形を出力する一つ以上の  $n$  個の黒側スライス回路と、負の電圧の映像信号を入力し、グラウンドレベルで白側をスライスし黒側あるいは黒側を含む全部分を取り出した波形を出力する一つ以上の  $n$  個の白側スライス回路のうちの少なくともどちらか一方を有し、上記  $n+n$  個の白側および黒側スライス回路の出力波形を合成する波形合成手段とを備えたことを特徴とするガンマ補正回路。

【請求項 6】 白側スライス回路は、映像信号がベースに入力される第 1 の NPN トランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 2 の NPN トランジスタと、上記第 1 および第 2 の NPN トランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなり、上記第 2 の NPN トランジスタの ON/OFF により映像信号の黒側あるいは黒側を含む全部分を取り出し白側部分はスライスする第 1 の作動対と、上記第 1 および第 2 の NPN トランジスタのエミッタ電流が合成されるところに挿入される第 1 の電流源とによって構成されることを特徴とし、黒側スライス回路は、映像信号がベースに入力される第 3 の PNP トランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 4 の PNP トランジスタと、上記

第 3 および第 4 の P N P トランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなり、上記第 4 の P N P トランジスタの O N / O F F により映像信号の白側あるいは白側を含む全部分を取り出し黒側部分はスライスする第 2 の作動対と、上記第 3 および第 4 の P N P トランジスタのエミッタ電流が合成されるところに挿入される第 2 の電流源とによって構成されることを特徴とする請求項 5 項記載のガンマ補正回路。

【請求項 7】 波形合成手段は、映像信号がベースに入力される第 5 のトランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 6 のトランジスタと、上記第 5 および第 6 のトランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなる第 3 の作動対と、上記第 5 および第 6 のトランジスタのエミッタ電流が合成されるところに挿入される第 3 の電流源と、上記第 6 のトランジスタのコレクタにエミッタを互いに接続し、さらにベースを抵抗を隔てて接続した第 7 および第 8 のトランジスタからなり、上記第 7 あるいは第 8 のトランジスタのベースに映像信号のゲインを決定する調整電圧を印加することで上記第 7 および第 8 のトランジスタに流れる電流比を制御する第 4 の作動対とを備えたゲイン調整回路と、上記ゲイン調整回路の全てからの出力を加算する加算手段とを備え、上記第 5 および第 6 のトランジスタが N P N トランジスタである場合には上記第 1 および第 2 のトランジスタに置き換えることが可能であり、上記第 5 および第 6 のトランジスタが P N P トランジスタである場合には上記第 3 および第 4 のトランジスタに置き換えることが可能であることを特徴とする請求項 5 項記載のガンマ補正回路。

【請求項 8】 液晶等の非線形表示素子の階調を補正するガンマ補正回路であって、映像信号の黒側あるいは黒側を含む全部分を取り出し白側部分はスライスする一つを含む  $m$  個の白側スライス回路と、映像信号の白側あるいは白側を含む全部分を取り出し黒側部分はスライスする一つを含む  $n$  個の黒側スライス回路と、上記  $m+n$  個の白側および黒側スライス回路へスライスするための基準電圧を発生させるスライス電圧発生手段と、上記  $m$  個の白側スライス回路への入力されるスライスするための基準電圧の少なくとも一つと上記  $n$  個の黒側スライス回路へ入力されるスライスするための基準電圧の少なくとも一つを連動させる連動手段と、上記  $m+n$  個の白側および黒側スライス回路の出力を合成する波形合成手段を備えたことを特徴とするガンマ補正回路。

【請求項 9】 白側スライス回路は、映像信号がベースに入力される第 1 の N P N トランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 2 の N P N トランジスタと、上記第 1 および第 2 の N P N トランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなり、上記第 2 の N P N トランジスタの O N / O F F により映像信号の黒側あるいは黒側を含

む全部分を取り出し白側部分はスライスする第 1 の作動対と、上記第 1 および第 2 の N P N トランジスタのエミッタ電流が合成されるところに挿入される第 1 の電流源とによって構成し、黒側スライス回路は、映像信号がベースに入力される第 3 の P N P トランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 4 の P N P トランジスタと、上記第 3 および第 4 の P N P トランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなり、上記第 4 の P N P トランジスタの O N / O F F により映像信号の白側あるいは白側を含む全部分を取り出し黒側部分はスライスする第 2 の作動対と、上記第 3 および第 4 の P N P トランジスタのエミッタ電流が合成されるところに挿入される第 2 の電流源とによって構成されることを特徴とする請求項 8 項記載のガンマ補正回路。

【請求項 10】 波形合成手段は、映像信号がベースに入力される第 5 のトランジスタと、映像信号のスライス部を決定する調整電圧をベースに入力する第 6 のトランジスタと、上記第 5 および第 6 のトランジスタのうち少なくとも一方のエミッタ側に接続された抵抗とからなる第 3 の作動対と、上記第 5 および第 6 のトランジスタのエミッタ電流が合成されるところに挿入される第 3 の電流源と、上記第 6 のトランジスタのコレクタにエミッタを互いに接続し、さらにベースを抵抗を隔てて接続した第 7 および第 8 のトランジスタからなり、上記第 7 あるいは第 8 のトランジスタのベースに映像信号のゲインを決定する調整電圧を印加することで上記第 7 および第 8 のトランジスタに流れる電流比を制御する第 4 の作動対とを備えたゲイン調整回路と、上記ゲイン調整回路の全てからの出力を加算する加算手段とを備え、上記第 5 および第 6 のトランジスタが N P N トランジスタである場合には上記第 1 および第 2 のトランジスタに置き換えることが可能であり、上記第 5 および第 6 のトランジスタが P N P トランジスタである場合には上記第 3 および第 4 のトランジスタに置き換えることが可能であることを特徴とする請求項 8 項記載のガンマ補正回路。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】 本発明は、液晶等の非線形表示素子を用いた高周波映像信号を入力可能な表示ディスプレイに対して、その階調を補正する場合に使用されるガンマ補正回路に関する。

【 0 0 0 2 】

【従来の技術】 従来、この種のガンマ補正回路として、たとえば、特開平 5 - 3 0 3 9 0 号公報（以下、引用例 1 という）、および特願平 2 - 1 4 3 1 5 8 号公報（以下、引用例 2 という）にそれぞれ開示された技術がある。

【 0 0 0 3 】 ( 1 ) 前者の引用例 1 に開示されているガンマ補正回路の構成を図 2 0 に示す。

【0004】このガンマ補正回路は、3つのエミッタフォロア形式のスライス回路200a、200b、200cと、1つのスライスなし回路200dとを備えている。

【0005】各スライス回路200a~200cの構成は基本的に同じであるから、ここでは左端のスライス回路200aの構成についてさらに説明する。

【0006】このスライス回路200aは、PNP型の一对のトランジスタ201a、202aとエミッタ抵抗203aとからなり、一对のトランジスタ201a、202aは、エミッタ同士、コレクタ同士が互いに接続され、一方のトランジスタ201aのベースに入力される映像信号Viと、他方のトランジスタ202aのベースに入力される基準電圧Vref<sub>1</sub>との電位差によって、いずれか一方がON状態する構成となっている。

【0007】また、スライスなし回路200dは、PNP型のトランジスタ201dと、抵抗203dとからなり、トランジスタ201dは常にON状態であるため、そのエミッタにはスライスされた入力信号と同じ波形の信号が出力される。

【0008】なお、204a~204dは信号合成用の抵抗、205はコレクタ抵抗、207はエミッタ抵抗である。

【0009】上記構成において、いま、入力される映像信号Viが基準電圧Vref<sub>1</sub>よりもレベルが高いときには、エミッタ抵抗203aには映像信号は出力されないが、映像信号Viの電圧が基準電圧Vref<sub>1</sub>よりも低くなると、一方のトランジスタ201aがONして映像信号Viが出力される。

【0010】このように、各スライス回路200a、200b、200cに与える基準電圧Vref<sub>1</sub>~Vref<sub>3</sub>によって、映像信号Viがそれぞれ異なるレベルでスライスされた黒側(低輝度側)のみを出力する波形を作成する。

【0011】また、スライスなし回路200dのトランジスタ201dは、常にON状態であるため、そのエミッタには入力信号と同じ波形の信号が出力される。

【0012】そして、各スライス回路200a、200b、200cおよびスライスなし回路200dからの各出力信号を抵抗204a~204dによって合成し、ベース接地型の増幅器であるトランジスタ206のエミッタへ入力することにより、このトランジスタ206のコレクタからは、図21に示すような入出力特性が得られるようになっている。

【0013】(2) 後者の引用例2に開示されているガンマ補正回路の構成を図22に示す。

【0014】このガンマ補正回路においては、2つのエミッタフォロア形式のスライス回路210a、210bと、差動増幅器230とを備えている。なお、214、219は定電流源、215と222、220と221、227と228は、それぞれカレントミラー回路用のトランジスタである。

【0015】入力端子INから入力される映像信号Viの電圧が一方のスライス回路210aの基準電圧Vref<sub>1</sub>よりも高くなると、トランジスタ212がONし、その電位差に見合った電流が抵抗213に流れる。この電流はカレントミラー回路215、222を通して差動増幅器230を構成する抵抗223、224およびトランジスタ225、226に分配して流れる。

【0016】ここで、差動増幅器230において、抵抗223およびトランジスタ225からなる系と、抵抗224およびトランジスタ226からなる系とに流れる電流比は、Vref<sub>1</sub>が一定値であったとすると、コントロール電圧Vcによって決定される。

【0017】カレントミラー回路227、228へ流れる電流は同じになるため、コントロール電圧Vcの値によって抵抗229へ電流を流し込んだり引き抜いたりして、もとの信号電圧に加減算することが可能となる。

【0018】同様に、入力信号電圧が他方のスライス回路210bの基準電圧Vref<sub>2</sub>と比較して高くなると、トランジスタ217がONし、その電位差に見合った電流が抵抗218に流れ、カレントミラー回路220、221を通して同じ電流が差動増幅器230の抵抗223、224およびトランジスタ225、226に分配して流れる。

【0019】このように、コントロール電圧Vcの値を調整することで、トランジスタ221を流れる電流を抵抗229へ流し込んだり、引き抜いたりすることができ、そのため、図23に示すように、映像信号のスライスした波形をコントロール電圧Vcを調整することで折れ線近似波形の折れ線毎のゲイン調整をすることが可能となり、リニアな入出力特性だけでなく、連続的に振幅調整可能な波形が得られる。

【0020】

【発明が解決しようとする課題】しかしながら、引用例1、2に開示されている従来技術は、それぞれ次の問題がある。

【0021】(1) 引用例1のものでは、各抵抗204a~204dと抵抗205の比によって各スライス回路200a~200cおよびスライスなし回路200dからの出力電流の振幅を設定することが可能であるが、一旦、各抵抗204a~204d、205の値を設定してしまうと、図25に示す入出力特性のグラフは固定されたものとなり、たとえば、CPUからのDC電圧によって任意に振幅を調整するといったことができない。

【0022】このことは、ガンマ補正回路の入出力特性を任意に調整することができず、映像表示デバイスやそれを用いたシステムのガンマ特性のばらつきに対応した調整を行ったり、映像ソースに従って階調を変化させて、それぞれの映像に対して最適な画質を提供することができないという問題点がある。

【0023】また、各スライス回路200a~200c



は、エミッタフォロア形式であるため、これらのスライス回路 2 0 0 a ~ 2 0 0 c の出力は、各トランジスタ 2 0 1 a ~ 2 0 1 c が O F F していてもベース・エミッタ間容量のために高周波成分がエミッタに漏れ込み、周波数特性を劣化する要因となってしまうという問題点を有していた。

【 0 0 2 4 】 ( 2 ) 引用例 2 のものでは、図 2 3 に示したように、コントロール電圧  $V_c$  によって折れ線毎の振幅調整が可能であるものの、入出力特性がリニアな状態では抵抗 2 2 9 に電流が流れないため、周波数特性を伸ばすことができないという問題点を有していた。

【 0 0 2 5 】

【課題を解決するための手段】本発明、上記課題を解決するためになされたもので、トランジスタによる差動対を 2 段接続し、一方をベース接地型の増幅回路兼スライス回路として用い、もう一方を電流比をコントロールするゲイン調整回路として用いることにより、広帯域かつ折れ線近似方式による任意なガンマ補正回路の入出力特性をインピーダンス変換のない簡単な回路で実現できるようにしたことを特徴とするものである。

【 0 0 2 6 】また、本発明は、N P N トランジスタの差動対によってコレクタから出力を取り出す白側のスライス回路と、P N P トランジスタの差動対によってコレクタから出力を取り出す黒側のスライス回路とを併設することにより、トランジスタの O F F 時に高周波成分の漏れ込みを抑え、良好な周波数特性を実現できるようにしたことを特徴とするものである。

【 0 0 2 7 】また、本発明は、白側のスライス回路と黒側のスライス回路の入力信号のレベルを変化させることで、供給電源の数を減少させ、より低い電源電圧で回路を構成すると可能となるとともに、両スライス回路から出力される波形のスライス電圧を最も低インピーダンスなグラウンドレベルにすることにより、D C 成分の変動の小さなスライス回路を作成することが可能となることを特徴とするものである。

【 0 0 2 8 】また、本発明は、白側のスライス回路と黒側のスライス回路からの出力波形の重複がないように、つまりスライスレベルが一致するように、白側のスライス回路のうちの少なくとも一つの調整電圧と、黒側のスライス回路のうちの少なくとも一つの調整電圧とを互いに連動させ、各回路のゲイン調整を独立させることができるようにしたことを特徴とするものである。

【 0 0 2 9 】

【発明の実施の形態】(実施の形態 1)本発明の実施の形態 1 について図 1 ~ 図 6 を用いて説明する。

【 0 0 3 0 】図 1 は本発明の実施の形態 1 に係るガンマ補正回路の概略構成を示すブロック図、図 2 はその具体的な構成を示す回路図である。

【 0 0 3 1 】このガンマ補正回路は、複数の補正波形作成回路 1 a ~ 1 n を並列配置して構成されている。

【 0 0 3 2 】各補正波形作成回路 1 a ~ 1 n の構成は、共に同じであるから、ここでは説明を簡単にするために、図中の一番上側にある補正波形作成回路 1 a について、以下さらに詳述する。

【 0 0 3 3 】この補正波形作成回路 1 a は、ベース接地型の増幅回路兼スライス回路としての第 1 差動増幅器 3 1、電流比を制御するゲイン調整用の第 2 差動増幅器 3 2、および電流加算手段としての抵抗 1 4 を備える。

【 0 0 3 4 】そして、この抵抗 1 4 に流れる電流  $i$  は、それぞれの補正波形作成回路 1 a ~ 1 n から出力される各々の電流を合成したものとなる。

【 0 0 3 5 】上記の第 1 差動増幅器 3 1 は、図 2 に示すように、一対の N P N 型のトランジスタ 4、6、その左右の一対の P N P 型のエミッタフォロア用のトランジスタ 2、1 2 によって構成されている。

【 0 0 3 6 】各トランジスタ 2、1 2 は、差動対となる両トランジスタ 4、6 の温度補償用として挿入されたもので、温度が上昇したときにベース・エミッタ間電圧が小さくなって抵抗 5、7、8 への余分な電流増加を抑制している。また、抵抗 8 は、定電流源でもよいが、周波数特性を考えると容量成分のない抵抗とするのが望ましい。

【 0 0 3 7 】一方、第 2 の差動増幅器 3 2 は、一対の N P N 型のトランジスタ 9、1 0、および抵抗 1 1、1 4、1 5、1 6 によって構成されている。

【 0 0 3 8 】次に、上記の第 1 差動増幅器 3 1 の作用について、さらに図 3 および図 4 を用いて詳述する。なお、図 3 では、理解を容易にするために、エミッタフォロア用のトランジスタ 2、1 2 を除いて、必要部分のみを取り出して示している。

【 0 0 3 9 】図 3 の構成において、入力された映像信号  $V_i$  は、一方のトランジスタ 4 に、また、他方のトランジスタ 6 には、映像信号  $V_i$  のスライスレベルを決定する直流のスライスレベル調整電圧  $V_s$  がそれぞれ印加される。

【 0 0 4 0 】これらの各トランジスタ 4、6 に入力された電圧  $V_i$ 、 $V_s$  に相当する各電流  $i_1$ 、 $i_2$  は、それぞれ抵抗 5、7 を通して流れ、さらにその合成電流  $i_s (= i_1 + i_2)$  が抵抗 8 を介して流れる。

【 0 0 4 1 】ここで、 $V_s$  に比較して  $V_i$  が大きい場合、あるいは一方の抵抗 5 の抵抗値が他方の抵抗 7 のそれより小さい場合は、 $i_1$  が大きくなり  $i_2$  は小さくなる。逆に、 $V_s$  に比較して  $V_i$  が小さい場合、あるいは一方の抵抗 5 の抵抗値が他方の抵抗 7 のそれよりも大きい場合は、 $i_2$  が大きくなり  $i_1$  は小さくなる。

【 0 0 4 2 】図 4 は、第 1 差動増幅器 3 1 に対して、水平同期信号に同期したランプ波形をもつ映像信号  $V_i$  を入力した場合に、その入力に対する出力電圧  $V_o$  の関係を示す波形図である。なお、図中の矢印は、 $i_1$ 、 $i_2$  の増加方向をそれぞれ示しており、したがって  $i_s$  は上に行く

ほど電流が増加し、逆に  $i_1$  は下に行くほど電流が増加する。

$$i_1 = i_1 + i_2$$

$$V_0 = V_1 - i_2 \cdot R_{17}$$

となるため、出力電圧  $V_0$  は  $i_1$  と同相、 $i_2$  とは逆相の波形となり、また、 $i_1$  は  $V_1$  と同相であるから、 $V_1$  と  $V_0$  は同相の波形となる。よって、この第 1 差動増幅器 3 1 は非反転の増幅回路であることが分かる。

【0044】ここで、映像信号  $V_i$  がスライスレベル調整電圧  $V_s$  よりも高いとき（つまり、輝度レベルが高い信号の場合）、 $i_1$  が大きくなり、 $i_2$  は小さくなる。このとき、映像信号の高輝度側（以下、白側という）の部分を入力すると、トランジスタ 6 が OFF し、 $i_1 = i_2$  となるため、出力電圧  $V_0$  は、図 4 (a) に示す波形のように白側をスライスした形状となる。

【0045】次に、映像信号  $V_i$  がスライスレベル調整電圧  $V_s$  と同等程度の電圧であった場合、トランジスタ 4、6 は、常に両方とも ON 状態にあるため、出力電圧  $V_0$  は、図 4 (b) に示す波形のように、もとの入力される映像信号  $V_i$  の波形をそのまま維持した形状となる。

【0046】さらに、映像信号  $V_i$  が低下してスライスレベル調整電圧  $V_s$  よりも十分に小さくなって場合（つまり、輝度レベルが低い信号の場合）、今度はトランジスタ 4 が OFF し、 $i_1 = i_2$  となるため、出力電圧  $V_0$  は、図 4 (c) に示す波形のように、低輝度側（以下、黒側という）をスライスした形状となる。

【0047】よって、この第 1 差動増幅器 3 1 は、スライスレベル調整電圧  $V_s$  の値を適宜設定することによって、映像信号  $V_i$  入力に対して、白側をスライスして黒側のみを取り出したり、あるいは逆に、黒側をスライスして白側のみを取り出したりすることができる。つまり、この第 1 差動増幅器 3 1 は、単なる差動増幅作用だけでなく、スライス回路としても作用していることが理解される。

【0048】しかし、図 3 の回路だけでは、ゲイン調整を行うためには、抵抗 7、17 の値を変化させる必要がある。そこで、この実施形態では、第 1 差動増幅器 3 1 に加えて、ゲイン調整用の第 2 差動増幅器 3 2 を設けている。

【0049】次に、この第 2 差動増幅器 3 2 について詳述する。

【0050】図 2 において、第 2 差動増幅器 3 2 を構成する NPN トランジスタ 9、10 のエミッタは、互いに接続されて差動対をなし、その両エミッタがトランジスタ 6 のコレクタに接続されている。さらに両トランジスタ 9、10 のベースは抵抗 11 を介して互いに接続されており、一方のトランジスタ 9 のベースには抵抗 15、16 で分圧された電圧  $V_r$  が、他方のトランジスタ 10 のベースにはゲイン調整電圧  $V_g$  が与えられている。

【0051】このような回路構成にすると、 $V_r$  と  $V_g$  の

【0043】ここで、正の電源電圧を  $V_1$ 、抵抗 17 の値を  $R_{17}$  とすると、

$$(1)$$

$$(2)$$

電位は、抵抗 11 により互いに連動するため、上述したトランジスタ 4、6 のようにスライス回路とならずに、 $V_r$  と  $V_g$  の微妙な電位差により、トランジスタ 6 を流れる電流  $i_1$  がその入力信号  $V_i$  の電圧値によらず、同じ比率で一方のトランジスタ 9 を流れる  $i_2$  と他方のトランジスタ 10 を流れる  $i_1$  とに分流される。そして、電流  $i_1$  を電圧に変換する抵抗 14 によって出力  $V_0$  は正相となるため、その出力波形はゲイン調整電圧  $V_g$  に応じて図 5 に示すように変化する。

【0052】すなわち、図 5 は、図 4 (b) に示したように、電流波形をスライスしないようにスライスレベル調整電圧  $V_s$  が予め設定されている場合について説明している。

【0053】まず、 $V_r$  が  $V_g$  に比べて十分に大きい場合（ $V_r \gg V_g$ ）、トランジスタ 10 が OFF し、 $i_2 = 0$  となるため、出力電圧  $V_0$  は、図 5 (a) に示すような出力波形となり、電源電圧  $V_1$  そのものとなる。

【0054】次に、 $V_r$  と  $V_g$  が略同じ電圧であった場合（ $V_r \approx V_g$ ）、 $i_2 = i_1$  となるため、出力電圧  $V_0$  は、図 5 (b) に示すような出力波形になる。

【0055】さらに、 $V_g$  が  $V_r$  よりも十分に大きい場合（ $V_r \ll V_g$ ）、今度はトランジスタ 9 が OFF し、 $i_1$  が全て  $i_2$  となるため、出力電圧  $V_0$  は、図 5 (c) に示すように出力振幅が最大の波形となる。

【0056】図 5 から分かるように、この第 2 差動増幅器 3 2 のゲイン調整電圧  $V_g$  の電圧値を変えることで出力電圧  $V_0$  が同図 (a) ~ (c) に示したように変化する、つまり任意のゲイン調整が可能となる。

【0057】ここで、図 1 および図 2 において、第 2 差動増幅器 3 2 から第 1 差動増幅器 3 1 から流れ出す電流  $i_1$  には、第 2 差動増幅器 3 2 に流れ込む電流  $i_1$  が含まれているため、加算手段としての抵抗 14 から流れ出す電流  $i$  が各々の補正波形作成回路 1 a ~ 1 n における第 1 差動増幅器 3 1 の出力電流  $i_1$  の一部になることが分かる。この構成が請求項 1 に対応している。

【0058】実際の液晶のガンマ補正回路の入出力特性は、低階調領域が急峻で中間調が緩やかになり、高階調でもう一度急峻な特性を示す。このようなガンマ特性曲線を任意に実現するためには、図 6 のような構成とすればよい。ただし、図 6 では、 $n = 5$  の場合を示している。

【0059】すなわち、補正波形作成回路 1 a ~ 1 e ごとに、そのスライスレベル調整電圧  $V_s$  ( $V_{sa} \sim V_{se}$ )、およびゲイン調整電圧  $V_g$  ( $V_{ga} \sim V_{ge}$ ) の値をそれぞれ適切に設定することによって、たとえば、上二段の補正波形作成回路 1 a、1 b は入力映像信号  $V_i$  の白側をスラ

イスするように、中段の補正波形作成回路1cはスライスをしないように、下二段の補正波形作成回路1d、1eは入力映像信号Viの黒側をスライスするようにそれぞれ設定すれば、結果的に合成されたガンマ補正波形は、4つの折れ点(A、B、D、E)を持つ折れ線近似の曲線になる。

【0060】これにより、映像表示デバイスやそれを用いたシステムのガンマ特性のばらつきに対応した調整を行ったり、映像ソースに従って階調を変化させ、それぞれの映像に対し最適な画質を提供することが可能となる。

【0061】また、ベース接地型の増幅回路を用い、かつ各基本ブロック内での二つの増幅器間の入出力波形の受け渡しを電流で行い、インピーダンス変換のない低インピーダンス回路を実現することにより、周波数特性を高く伸ばすことができる。

【0062】なお、この実施の形態1において、各トランジスタ2、4、6、9、10は、PNP型をNPN型に、NPN型をPNP型にそれぞれ変更するとともに、正電源+Viと負電源-Viを逆転させても同様の波形を得ることが可能である。

【0063】また、第1差動増幅器31を構成する抵抗5、7は、どちらか一方を省略、あるいは、両者を共に省略することもできる。例えば、抵抗5、7を共に省略した場合には、差動対のトランジスタ4、6の内部抵抗が抵抗5、7の代わりをするため、ゲインが高く線形動作領域の小さい回路ができる。

【0064】(実施の形態2)本発明の実施の形態2について、図7～図12を参照して説明する。

【0065】この実施の形態2の回路構成を説明する前に、まず、上記の実施の形態1の構成をそのまま採用した場合における不備な点について、図7～図9に基づいて説明する。

【0066】いま、図3に示した第1差動増幅器31の周波数特性、特に、差動対となるトランジスタ4、6のいずれか一方がOFFしたときの周波数特性について、図7を参照して説明する。

【0067】まず、図7(b)に示すように、他方側のトランジスタ6がOFFしたときには、映像信号Viが入力されると、抵抗5、8を通過して高周波電流が流れるため、各抵抗5、7、8の共通接続点Xの電圧Viに影響を与え、その電圧Viが他方側のトランジスタ6のコレクタ・エミッタ間容量Cceおよび抵抗7を通過して高周波電流が流れるため、高周波成分の信号が若干出力Voに漏れ込んでしまう。

【0068】また、図7(c)に示すように、一方側のトランジスタ4がOFFしたときは、入力電圧Viの高周波成分がベース・エミッタ間容量Cbeと抵抗5を経て共通接続点Xの電圧Viに影響を与え、その電圧Viに振られる形でこの一方側のトランジスタ6および抵抗7、

8を通過して電流が流れるため、この場合も、高周波成分の信号が若干出力Voに漏れ込んでしまう。

【0069】ここで、一般的に $C_{ce} < C_{be}$ であり、高周波用のトランジスタ4、6の場合、これらの容量は1～2pF程度である。

【0070】現在、ワークステーションやパソコンの映像信号としては、150MHzの帯域を持てば十分であると考えられる。図8に示す回路は十分にその能力を持っているが、上述した漏れ込みのために、本来あってはならない高周波信号が出力に漏れ込んでしまい、映像の品位を落としてしまっていた。よって、この漏れ込みをいかに抑えるかが非常に重要となってくる。

【0071】漏れ込みの周波数は、抵抗成分と容量の大きさから決定されるが、本発明の実施例の場合、 $C_{ce}$ は150MHz帯域の映像信号よりもさらに高周波帯の信号に対し低インピーダンスとなるのに比較して、 $C_{be}$ は150MHz帯域の映像信号に大きく影響を与える。また、図7(b)の場合、抵抗52、54で分圧された高周波成分が抵抗54、56の比によって増幅されてしまう。以上の2つの効果から、トランジスタ53つまりスライスレベルを決定するVsが入力されるトランジスタをOFFさせたときの方が高周波の漏れ込みが小さいことがわかる。つまり、エミッタフォロワのON/OFFを用いたスライス回路は、高周波の漏れ込みが大きく、たとえば、図20に示した従来技術の場合、エミッタフォロワでスライスした波形をそのまま増幅させているため、高周波成分の漏れ込みはさらにいとおきくなることが予想される。

【0072】図8は、実際の高周波成分の漏れ込みがどの程度であるかを示すための説明図であり、図8(a)はスライスがない場合、図8(b)はスライスがある場合の各周波数特性を示す。なお、図8(a)、(b)は縦軸の倍率を変えて表現しており、スライスのないときの通常の出力を100%としている。

【0073】図8(b)において、符号L<sub>i</sub>で示す曲線は、入力側のトランジスタ4をOFFしたとき(図7(c)参照)、符号L<sub>o</sub>の曲線は出力側のトランジスタ6をOFFしたとき(図7(b)参照)、高周波の漏れによって出力されてしまう信号Voの周波数特性をそれぞれ示している。

【0074】図8(b)から分かるように、入力側のトランジスタ4をOFFさせたとき(図8(c)の場合)の方が、出力側のトランジスタ6をOFFさせたとき(図8(b)の場合)よりも高周波の漏れ込みが大きいことが分かる。

【0075】このように、エミッタフォロワのON/OFFを用いたスライス回路31は、高周波の漏れ込みが大きいので、このような漏れ込みを抑えるためには、さらに容量Cceを小さくすればよい。

【0076】そのためには、図9に示すように、各トラ

ンジスタ 4, 6 について、それぞれダイオードの役割を果たすトランジスタ 5 7, 5 8 を直列に挿入し、見かけ上、コレクタ・エミッタ間容量  $C_{ce}$  を小さくするとよい。

【0077】図 9 に示す構成において、出力側のトランジスタ 6 を OFF したときの高周波の漏れによって出力されてしまう信号  $V_o$  の周波数特性を、先の図 8 (b) 中、符号  $L_1$  の曲線で示す。明らかなように、 $L_1$  の曲線は、他の曲線  $L_2$ ,  $L_3$  よりも一層漏れが少なくなっていることが分かる。

【0078】なお、図 9 ではトランジスタ 5 7, 5 8 を用いたが、一般的な高周波用のダイオードであっても構わない。

【0079】ところで、いま、図 4、図 7、および図 8 (b) を対比して考える。

【0080】前述のように、図 4 (a) は、 $i_i = 0$ 、つまり出力側のトランジスタ 6 が OFF して映像信号  $V_i$  入力の白側をスライスする場合である。一方、図 4 (c) は、 $i_i = 0$ 、つまり入力側のトランジスタ 4 が OFF して映像信号  $V_i$  入力の黒側をスライスする場合である。

【0081】そして、出力側のトランジスタ 6 が OFF して白側をスライスするとき(図 4 (a) の場合)には、図 7 (b) の状態となり、このときには、高周波の漏れは図 8 (b) の  $L_1$  で示す曲線となる。また、入力側のトランジスタ 4 が OFF して黒側をスライスするとき(図 4 (c) の場合)には、図 7 (c) の状態となり、このときには、高周波の漏れは図 8 (b) の  $L_2$  ( $> L_1$ ) で示す曲線となる。

【0082】結局、図 3 の構成において、NPN 型のトランジスタ 4, 6 を用いて白側スライスを行うときには、曲線  $L_1$  となって高周波の漏れをある程度小さくできるが、黒側スライスを行うときには、曲線  $L_2$  となって高周波の漏れが大きくなる不都合を生じる。

【0083】そこで、白側スライスでは、図 3 の構成(NPN 型のトランジスタ 4, 6)を使用する一方、黒側スライスでは、図 3 の回路に対して、NPN 型を PNP 型に変更するとともに、正負の電源を逆転させると、黒側スライスを行うときの高周波の漏れを小さくできることになる。

【0084】以上の説明より、白側をスライスして黒側のみを取り出す白側スライス回路は、NPN 型のトランジスタを用いて構成し、逆に、黒側をスライスし白側のみを取り出す黒側スライス回路は、PNP トランジスタを用いて構成する。つまり、白側と黒側の各スライス回路を専用に設け、白側と黒側の各スライス回路でトランジスタの極性を代える。さらに、スライス回路には、コレクタ・エミッタ間容量  $C_{ce}$  を小さくするために、図 9 に示したように、トランジスタ 5 7, 5 8 (またはダイオード) を挿入する。さらに、白側、黒側の各スライス回路の出力についてゲイン調整を行なえるゲイン調整回路を付加すれば、最も性能の良いガンマ補正回路を構成

できることになる。

【0085】上記の観点から、本発明の実施の形態 1 の不備を無くすように改良したのが、この実施の形態 2 であり、その具体的な構成を図 10 および図 11 に示す。

【0086】図 10 および図 11 において、7 1 a ~ 7 1 n は黒側をスライスし白側のみを取り出す黒側スライス回路、7 2 a ~ 7 2 m は白側をスライスして黒側のみを取り出す白側スライス回路である。なお、黒側スライス回路 7 1 a ~ 7 1 n の個数(n)と、白側スライス回路 7 2 a ~ 7 2 m の個数(m)は、図 6 に示したように、どのような曲線のガンマ補正特性を得たいかによって決められる。

【0087】ここで、各々の白側スライス回路 7 2 a ~ 7 2 m の回路構成の内、符号 9 1 ~ 9 4 で示すトランジスタと、9 5 ~ 9 8 で示す抵抗とからなる回路は、図 9 に示す回路と基本的に同じであり、その各トランジスタ 9 1 ~ 9 4 は、NPN 型のものである。ただし、映像信号  $V_i$  とスライスレベル調整電圧  $V_s$  に対するエミッタフォロア 8 8, 9 9 には、スライス時の周波数特性改善のため挿入されたトランジスタ 9 2, 9 4 の温度特性を吸収するために、それぞれトランジスタ 8 9, 1 0 0 が挿入されている。

【0088】一方、各々の黒側スライス回路 7 1 a ~ 7 1 n の回路構成の内、符号 7 7 ~ 8 0 で示すトランジスタと、8 1 ~ 8 4 で示す抵抗とからなる回路は、図 9 に示す回路のトランジスタの極性を換え(NPN 型を PNP 型に変更)、さらに電源の極性を逆転させたものと同じである。ただし、映像信号  $V_i$  とスライスレベル調整電圧  $V_s$  に対するエミッタフォロア 7 4, 8 5 には、スライス時の周波数特性改善のため挿入されたトランジスタ 7 8, 8 0 の温度特性を吸収するために、それぞれトランジスタ 7 5, 8 6 が挿入されている。

【0089】次に、波形合成手段 7 3 は、黒側スライス回路 7 1 a ~ 7 1 n および白側スライス回路 7 2 a ~ 7 2 m からの出力(m+n個)を全て合成した出力  $V_o$  を取り出すものであって、各黒側スライス回路 7 1 a ~ 7 1 n の出力のゲインを個別に調整するゲイン調整回路 1 0 2 a ~ 1 0 2 n と、各白側スライス回路 7 2 a ~ 7 2 m の出力のゲインを個別に調整するゲイン調整回路 1 0 3 a ~ 1 0 3 m と、それぞれのゲイン調整回路 1 0 2 a ~ 1 0 2 n, 1 0 3 a ~ 1 0 3 m からの出力を合成する加算手段(ここでは抵抗) 1 4 とからなる。

【0090】各々のゲイン調整回路 1 0 2 a ~ 1 0 2 n, 1 0 3 a ~ 1 0 3 m は、図 2 に示した補正波形形成回路 1 a ~ 1 n と同一の構成であり、その回路動作も同じであるので、ここでは詳細な説明は省略する。ただし、黒スライス側と白スライス側の各ゲイン調整回路 1 0 2 a ~ 1 0 2 n, 1 0 3 a ~ 1 0 3 m においては、スライスレベルを調整する必要がないので、スライスレベル調整電圧  $V_s$  が入力されるべきトランジスタ 1 2 3, 1 3 9 には、抵抗 1 2 5, 1 2 6, 1 4 1, 1 4 2 で分圧された所定の

固定電圧が印加される。

【0091】ところで、図11に示す構成において、白側スライス回路72a~72mのトランジスタ91~94はNPN型で構成され、これに連なるゲイン調整回路103a~103mのトランジスタ129、131、134、135も、同じNPN型で構成されているため、前述の説明(図4、図7、および図8(b)を用いた説明)のように、白側のスライスを行う場合に、高周波成分の漏れ込みの少ない回路を実現することができる。

【0092】よって、図11の白側スライス回路72a~72mのトランジスタ91、93と同じ機能を各ゲイン調整回路103a~103mのトランジスタ129、131に持たせることができ、図11の白側スライス回路72a~72mを省略して、図12に示すように、ゲイン調整回路103a~103mを白側スライス回路72a~72mと兼用させることが可能である。

【0093】その場合には、白スライス側のゲイン調整回路103a~103mの抵抗141、142を除いて、トランジスタ139のベースに所定のスライス電圧 $V_s$ を加えるようにする必要がある。また、このとき、差動対となるトランジスタ129、131に対しては、ゲイン調整用のトランジスタ134、135が直列に接続されており、これらのトランジスタ134、135が擬似的に図9に示したトランジスタ57、58の役割をして容量を減少させているため、トランジスタ129、131に直列にさらにトランジスタを挿入する必要がない。

【0094】なお、図11に示す構成において、黒スライス側のゲイン調整回路102a~102nにおいて、トランジスタ113、115、118、119の極性をNPN型からPNP型に、トランジスタ111、123をPNP型からNPN型に極性を変更するとともに、電源の極性も逆転させれば、黒側スライス回路71a~71nを省略してゲイン調整回路102a~102nを黒スライス用として兼用することが可能となる。

【0095】ただし、その場合に、白スライス側のゲイン調整回路103a~103mのトランジスタ129、131、134、135の極性をNPN型のままにしておくと、黒スライス側のゲイン調整回路102a~102nの出力電流の向きと、白スライス側のゲイン調整回路103a~103mの出力電流の向きとが逆になって単純に電流加算を行えない。よって、黒側のゲイン調整回路102a~102nを黒側スライスとして兼用する場合には、白スライス側のゲイン調整回路103a~103mのトランジスタ129、131、134、135の極性をNPN型からPNP型に変更する必要が生じる。

【0096】そうすると、図12に示したように、白スライス側のゲイン調整回路103a~103mを白側スライス回路として兼用できない(前述のように、白スライスはNPN型のトランジスタで行うのがよい)ため、白側

イス回路72a~72を個別に設ける必要が生じる。つまり、図12に示す場合と白黒全く逆の構成となる。

【0097】結局、両スライス回路71a~71n、72a~72mの一方のみの省略は可能であるが、両回路を同時に省略して、それぞれゲイン調整回路102a~102n、103a~103mでもって兼用させることはできない。

【0098】ここで、図6に示したように、ガンマ補正波形が5つの曲線で構成されるとしたとき、スライスなしの回路1cはゲイン調整のみであるので、図12の構成においては、一つのゲイン調整回路たとえば103cをスライスなしの回路1cとして割り当てることができる。よって、この場合は、 $n=2$ 、 $m=3$ となる。

【0099】(実施の形態3)本発明の実施の形態3について、図13~図18を参照して説明する。

【0100】この実施の形態3の回路構成を説明する前に、まず、上記の実施の形態2の構成をそのまま採用した場合における不備な点について、図13~図14に基づいて説明する。

【0101】いま、図11に示した黒側、白側の各スライス回路71a~71n、72a~72mの電源電圧を共に $+V_i$ 、 $-V_i$ であると仮定する。

【0102】このような回路構成では、黒側、白側の各スライス回路71a~71n、72a~72mに同じ映像信号 $V_i$ が同時に入力されたとき、スライスレベル調整電圧 $V_s$ が入力 $V_i$ を黒側、白側でそれぞれスライスするように設定されてるとしたときには、図13(a)に示すように、黒側スライス回路71a~71nの出力 $M_i$ は、マイナス側の電源 $-V_i$ に張り付いた形となり、逆に、白側スライス回路72a~72mの出力 $M_i$ はプラス側の電源 $+V_i$ に張り付いた形となる。

【0103】そして、この場合でも、波形合成回路73を構成する各ゲイン調整回路102a~102n、103a~103mが所定の増幅作用を行えるようにするためには、それら電源電圧として、プラス側マイナス側のいずれも $\pm V_i$ よりも絶対値の大きな電源( $+V_i$ 、 $-V_i$ )が必要となる。

【0104】しかし、各スライス回路71a~71n、72a~72mの電源電圧 $\pm V_i$ と、波形合成回路73の電源電圧 $\pm V_i$ とを異ならせる( $|V_i| > |V_i|$ )のは、2種類の電圧 $\pm V_i$ 、 $\pm V_i$ を発生する電源をそれぞれ容易せねばならず、回路構成が複雑となる。

【0105】そこで、ここでは、黒側スライス回路71a~71nを正の電源とグラウンドレベルGND間で動作させ、白側スライス回路72a~72mを負の電源とグラウンドレベルGNDで動作させることを考える。

【0106】また、黒側スライス回路71a~71nに入力する映像信号 $V_i$ は、0Vから正の電圧 $+V_i$ までの範囲で入力されるように設定し、白側スライス回路72a~72mに入力する映像信号 $V_i$ は、0Vから負の電圧 $-$

$V_i$ までの範囲で入力されるように設定する。

【0107】すると、図13(b)に示すように、黒側スライス回路71a~71nからの出力は、符号 $M_i$ に示すようになり、白側スライス回路72a~72mからの出力は、符号 $M_i$ に示すようになる。つまり、どちらの出力 $M_i$ 、 $M_i$ もグラウンドレベルGNDでスライスされた波形となる。

【0108】その結果、黒側、白側のいずれのスライス回路71a~71n、72a~72mについても、グラウンドレベルGNDの近傍に出力が発生するため、次段の波形合成回路73の電源電圧としては、各スライス回路71a~71n、72a~72mの電源電圧 $\pm V_i$ をそのまま用いることができる。つまり、一種類の電源を使用できる。

【0109】このように、グラウンドレベルGNDで入力映像信号 $V_i$ をスライスする場合には、次のような利点も生じる。

【0110】図14は図3と同様に、白スライス側の第1差動増幅器31の部分のみを取り出したものであるが、電源 $\pm V_i$ によって動作する回路を実際にプリント基板上に作成する場合、一般的にはその電源 $\pm V_i$ のインピーダンスは零ではなく、有限値(ここでは抵抗155、156として表現する)を持っている。

【0111】いま、映像信号 $V_i$ としてパルス状の波形が入力された場合を考えると、トランジスタ4がONすることで、プラス電源 $+V_i$ から来た電流は抵抗155を通過し、また、マイナス電源 $-V_i$ に帰る電流は抵抗156を通過するため、実際にこの回路にかかる電源電圧 $\pm V_i$ は、それぞれ符号 $+V_i$ 、 $-V_i$ で示す波形のように変調されてしまう。

【0112】この場合、トランジスタ6のコレクタ側で出力 $V_o$ を取り出しているため、コレクタ抵抗17が接続される電源の変動は、その出力 $V_o$ に大きな影響を及ぼす。実際にその出力 $V_o$ は、本来出力されなければならない破線で示す波形に比べて、実線で示す波形のように、若干小さく出力されてしまう。

【0113】このような課題を解決するためには、たとえば図14の回路では、コレクタ側の電源電圧 $+V_i$ を低インピーダンス化してやり、抵抗155の影響をほとんど無視できるものにすることが最も望ましい。

【0114】そのためには、実際の回路を構成する上で、白側スライス回路72a~72mのプラス電源 $+V_i$ を、グラウンドレベルGNDで置き換えてやり、また、黒側スライス回路71a~71nのマイナス電源 $-V_i$ を、グラウンドレベルGNDで置き換えてやれば最も効果的である。

【0115】このことから、黒側スライス回路71a~71nは、正の電源 $+V_i$ と最も低インピーダンスなグラウンドレベルGND間で動作させ、白側スライス回路72a~72mは、負の電源 $-V_i$ とグラウンドレベルで動作

させれば有利である。

【0116】そして、たとえば、映像信号 $V_i$ が正の電源 $+V_i$ とグラウンドレベルGND間で入力される場合、その映像信号 $V_i$ のベデスタルレベルは予め決まっているので、黒側スライス回路71a~71nについては、特にレベルクランプの必要はないが、白側スライス回路72a~72mは、負の電源 $-V_i$ とグラウンドレベルGNDで動作させるために、映像信号 $V_i$ が所定の電圧 $V_r$ 分だけ常に負側にシフトするようにクランプする必要がある。

【0117】上記の観点から、本発明の実施の形態2の不備を改良したのが、この実施の形態3であり、その具体的な構成を図15に示す。

【0118】図11に示した実施形態2の場合と比較して異なる点は、入力される映像信号 $V_i$ を所定のベデタルレベル $-V_r$ にクランプするクランプ回路161が設けられていることと、黒側、白側の各スライス回路71a~71n、72a~72mと、波形合成手段73とに共通の電源電圧 $\pm V_i$ をもつ一種類の電源が接続されていることである。その他の構成は、実施形態2の場合と同様であるから、詳しい説明は省略する。

【0119】図16に上記のクランプ回路161の具体例を示す。

【0120】クランプ回路161へ入力された映像信号は、電解コンデンサ166で直流成分がカットされ、エミッタフォロア167、168へ入力される。電解効果トランジスタ169のゲートには、水平同期パルス等に基づいて生成されるベデスタル・サンプリング・パルスが印加され、積分回路170、171によってベデスタル期間の電圧 $V_p$ が抜き取られ、抵抗172を通過してオペアンプ175の一方端子に入力される。

【0121】オペアンプ175の他方端子には、抵抗173、174によって設定されたベデタルレベル設定用の基準電圧 $V_r$ が予め入力されているため、オペアンプ175は両電圧 $V_p$ 、 $V_r$ を比較し、両者の電圧が同じになるように動作する。

【0122】すなわち、オペアンプ175は、コンデンサ176によって、比較器兼積分回路として働き、その出力が抵抗178を通過して映像信号へフィードバックされる。その結果、常に、ベデスタルレベルが基準電圧 $V_r$ と同じになるように常にフィードバックループが働く回路となる。

【0123】図15に示した構成にすると、白側スライス回路72a~72mへ入力される映像信号 $V_i$ は、クランプ回路161によって常に所定のベデタルレベル $-V_r$ となるようにレベル変換される。

【0124】その結果、黒側スライス回路71a~71nは、正の電圧 $+V_i$ とグラウンドレベルGNDで映像信号 $V_i$ をスライスし、また、白側スライス回路72a~72nは、負の電圧 $-V_i$ とグラウンドレベルGNDで映像信号

$V_i$ をスライスするため、黒側スライス回路71a~71nおよび白側スライス回路72a~72mの出力波形は、図13(b)に示したようになる。

【0125】このように、各スライス回路の直前にクランプ回路161を設けておけば、正負1種類ずつの電源 $\pm V_i$ を使用して白側および黒側をそれぞれスライスする回路を極めて簡単な構成で実現することが可能である。

【0126】図12に示したように、白側スライス兼ゲイン調整回路102a~103mとした構成の場合においても、この実施の形態3のようなクランプ回路161を設け、同回路103a~103mによって白側とグランドレベルGNDとの間で映像信号波形をスライスする構成とすることも可能である。

【0127】この場合も、クランプ回路161は、電源電圧を正負1種類とするために挿入されているため、本発明の請求の範囲を逸脱しない。

【0128】なお、図15において、ゲイン調整回路102a~102nおよび103a~103mのPNPトランジスタとNPNトランジスタを変更し、電源を逆転させれば、黒側スライス回路71a~71nとゲイン調整回路102a~102nの兼用が可能となる。

【0129】(実施の形態4)本発明の実施の形態4について、図17~図18を参照して説明する。

【0130】この実施の形態4の回路構成を説明する前に、まず、上記の各実施の形態1~3の構成をそのまま採用した場合における不備な点、特に所望のガンマ補正波形を得たい場合の調整面での不備な点について、図17に基づいて説明する。なお、ここでは、理解を容易にするために、一点だけの折れ点があるガンマ補正波形を作成する最も簡単な場合を例にとりて説明する。

【0131】図17(a)は、白側スライス回路1bとスライスなしの回路1cとを組み合わせた場合(図6参照)で

$$Y_w = K_w \cdot X \quad (K_w: \text{勾配})$$

で表したとき、白側と黒側のスライスレベル $V_s$ が一致しているならば、黒側をスライスしたガンマ補正曲線 $Y$

$$Y_b = K_b \cdot X + \{1 - (K_b/K_w)\} V_s$$

(3)、(4)式から分かるように、 $K_w$ を変化させるゲイン調整をした後に、次に、 $K_b$ を変化させるゲイン調整を行っても、(3)式には $K_b$ を含まないから、B点は変化しない。

【0138】このように、図17(b)に示すような回路構成をとる場合、ガンマ補正曲線の調整面では有利であるが、しかし、両スライス回路1b、1eのスライスレベル $V_s$ が少しでもずれば、その部分の映像信号がなくなったり、逆にその部分だけゲインが非常に大きくなってしまふ。

【0139】この不都合を無くすためには、白側と黒側とのスライスの境目となる前後のスライス回路、すなわち、最も高階調側をスライスする白側スライス回路と、

あり、その各々の出力はそれぞれ $M_{11}$ 、 $M_{12}$ のようになり、その合成波形 $M_{11}$ はA点で折れ点をもつようになる。

【0132】ここで、白側スライス回路1bによってA点よりも黒側の輝度のゲインを調整した後に、次に、スライスなしの回路1cでA点よりも白側の輝度のゲインを調整すると、図中の矢印のようにA点よりも黒側の部分がその影響を受けてしまう。

【0133】つまり、映像信号の基準は黒レベルであるので、ガンマ補正の調整を行う場合も黒に近い領域からあわせていくのが基本であるが、図17(a)のような構成では、せっかく黒側のゲイン調整を先に行っても、次に、白側のゲイン調整を行ったときには、黒側の曲線部分まで影響されてしまい、所望のガンマ補正波形が得られなくなる。よって、スライスなしの回路1cが存在し、かつその調整を行う場合には配慮が必要であり、できればスライスなしの回路1cを設けないことが望ましい。

【0134】次に、図17(b)は、白側スライス回路1bと黒側スライス回路1eとを組み合わせた場合(図6参照)であり、その各々の出力はそれぞれ $M_{11}$ 、 $M_{12}$ のようになり、その合成波形 $M_{11}$ はB点で折れ点をもつようになる。

【0135】ここで、入力映像信号 $V_i$ について、白側と黒側のスライスレベル $V_s$ が完全に一致しているときには、白側スライス回路1bでA点よりも黒側の領域のゲインを調整した後に、次に、黒側スライス回路1eでB点よりも白側の領域のゲイン調整を行っても、図17(a)の場合と異なり、B点より黒側の曲線部分にまで影響することがない。

【0136】たとえば、白側をスライスしたガンマ補正曲線 $Y_w$ を、

$$(3)$$

bは、次式で表される。

$$【0137】$$

$$(4)$$

最も低階調側をスライスする黒側スライス回路とのスライス電圧を連動させて、両者のトラッキングを精度良くとる必要がある。

【0140】上記の観点から、本発明の実施の形態1~3を改良したのが、この実施の形態4であり、その具体的な構成を図18に示す。

【0141】図18に示すガンマ補正回路は、図10に示した実施の形態2の回路に対して連動手段192がさらに付加されている。

【0142】そして、図18に示す回路において、黒側スライス回路71a~71nについては、下方に向かうほど高階調側をスライスするものとし、また、白側スライス回路72a~72mについては、下方に向かうほど低階

側をスライスするものとする。

【0143】上記のスライス電圧発生手段191は、たとえばD/Aコンバータ(DAC)により構成され、その手段191から出力された2つのスライスレベル制御用の信号 $V_{sba}'$ 、 $V_{swa}'$ は、連動手段192へ入力されて、それぞれスライスレベル調整電圧 $V_{sba}$ および $V_{swa}$ に変換される。

【0144】そして、連動手段192の2つの出力 $V_{sba}$ 、 $V_{swa}$ の内、一方の出力 $V_{swa}$ が最も高階調側をスライスする白側スライス回路72aに、他方の出力 $V_{sba}$ が最も低階調側をスライスする黒側スライス回路71aにそれぞれ個別に与えられ、両回路72a、71aのスライスレベルが同じになるように作用する。

【0145】また、スライス電圧発生手段191からは、残りの黒側スライス回路71b~71nと、白側スライス回路72b~72mとに、それぞれスライスレベル調整電圧 $V_{sbb}$ ~ $V_{sbn}$ 、 $V_{swb}$ ~ $V_{swm}$ が与えられる。

【0146】図19は、連動手段192の構成の詳細を示すブロック図である。

【0147】スライス電圧発生手段191から入力された黒側スライス用の調整電圧 $V_{sba}'$ は、オペアンプ251、253および抵抗255、257を通り、また、白側スライス用の電圧 $V_{swa}'$ は、オペアンプ252、254および抵抗256、258を通り、片方ずつがそれぞれ合成される。

【0148】合成された2つの信号は、オペアンプ263、264で、直流レベルとゲインがそれぞれ抵抗259、260、265と261、262、266とで変換される。

【0149】その結果、例えば $V_{sba}'$ が上昇すると、連動手段192の出力 $V_{sba}$ 、 $V_{swa}$ が両方とも上昇する方向へ変化し、 $V_{swa}'$ が変動しても同じように出力は動く。よって、ゲインやレベルを決定する抵抗値を最適に設定することにより、黒側スライス回路71a~71nと白側スライス回路72a~72mのスライスレベルのトラッキングを精度良くとることが可能となる。

【0150】なお、図12に示したように、白側スライス兼ゲイン調整回路103a~103mとした構成の場合においても、スライスレベル調整電圧 $V_s$ の入力端子は存在するため、この実施の形態4のようなスライス電圧発生手段191と連動手段192とを設け、 $V_{sba}'$ 、 $V_{sma}'$ が上昇すると、連動手段192の出力 $V_{sba}$ 、 $V_{swa}$ がこれに連動するような構成とすることも可能である。

【0151】さらに、図15に示した実施の形態3の構成に対しても、スライス電圧発生手段191と連動手段192とを付加することが可能である。

【0152】

【発明の効果】本発明によれば、次の効果を奏する。

【0153】(1) 請求項1記載の発明によれば、スライ

イスレベルの調整電圧とゲイン調整電圧を調整するだけで任意の折れ線近似型のガンマ補正波形を作成することができ、それにより映像表示デバイスやそれを用いたシステムのガンマ特性のばらつきに対応した調整を行ったり、映像ソースに従って階調を変化させ、それぞれの映像に対し最適な画質を提供することが可能となる。また、ベース接地型の増幅回路を用いることにより、周波数特性を150MHz以上の高周波数領域まで高く伸ばすことができ、その実用的効果は大きい。

【0154】(2) 請求項2記載の発明によれば、スライス波形を作り出すトランジスタのOFF時に高周波成分の出力への漏れ込みを抑え、良好な周波数特性を実現することができるため、映像の品位を低下することを防ぐことが可能となったガンマ補正回路を実現することができ、その実用的効果は大きい。

【0155】(3) 請求項3記載の発明によれば、供給電源の数を減少させ、より低い電源電圧で回路を構成することが可能となるとともに、DC成分の変動が小さく、より正確な出力波形が得られるスライス回路を持ったガンマ補正回路を実現することができ、その実用的効果は大きい。

【0156】(4) 請求項4記載の発明によれば、スライスレベルが一致するように、白側スライス回路と黒側スライス回路の調整電圧を連動させることで、中間調や高階調領域の輝度調整時における黒レベルの変動を抑えることができるため、より高精度なガンマ補正を行うことができ、その実用的効果は大きい。

【図面の簡単な説明】

【図1】本発明の実施の形態1に係るガンマ補正回路の構成を示すブロック図

【図2】図1の構成の詳細を示す回路図

【図3】図1のガンマ補正回路のスライス回路部分の詳細を示す回路図

【図4】スライス回路の動作説明に供する図

【図5】ゲイン調整回路の動作説明に供する図

【図6】所望のガンマ補正特性を得るための具体的構成を示すブロック図

【図7】スライス回路のトランジスタOFF時の動作説明に供する図

【図8】スライス回路のトランジスタOFF時の高周波成分の漏れ込み量を示す図

【図9】スライス回路において高周波の漏れ込みを低減するための構成を示す回路図

【図10】本発明の実施の形態2に係るガンマ補正回路の構成を示すブロック図

【図11】図10の構成の詳細を示す回路図

【図12】本発明の実施の形態2に係るガンマ補正回路の変形例を示すブロック図

【図13】スライス回路の出力特性を説明するための図

【図14】実際のスライス回路における電源電圧の変動



を説明するための図

【図 15】本発明の実施の形態 3 に係るガンマ補正回路の構成を示すブロック図

【図 16】図 15 におけるクランプ回路の具体例を示す回路図

【図 17】ガンマ補正曲線の調整時の課題説明に供する図

【図 18】本発明の実施の形態 4 に係るガンマ補正回路の構成を示すブロック図

【図 19】図 18 における連動手段の具体例を示すブロック図

【図 20】従来技術のガンマ補正回路の構成を示す回路図

【図 21】図 20 のガンマ補正回路の入出力特性を示す図


【図 22】従来技術のガンマ補正回路の他の構成を示す回路図

【図 23】図 22 のガンマ補正回路の入出力特性を示す図

【符号の説明】


1a~1n…補正波形作成回路、31…第 1 差動増幅器、32…第 2 の差動増幅器、14…抵抗(加算手段)、73…波形合成手段、Vi…入力映像信号、Vo…出力映像信号、Vs…スライスレベル調整電圧、Vg…ゲイン調整電圧、i1…第 1 差動増幅器の出力電流、i…補正波形作成回路からの出力電流、i…ガンマ補正回路の出力電流。

【図 1】




【図 3】

【図 2】



【図 7】




(a) スライスなし




(b) トランジスタ 6 が OFF

(c) トランジスタ 4 が OFF


【 図 4 】




【 図 5 】

 $V_r \gg V_g (i_s = i_g, i_a = 0)$  の場合 $V_r = V_g (i_s = i_a = i_g/2)$  の場合 $V_r < V_g (i_s = 0, i_a = i_g)$  の場合

【 図 9 】




【 図 21 】




【 図 8 】


(I) スライスなしのときの周波数特性




(II) スライスしたときの高周波の遅れ




【 図 6 】




【図 10】




【図 14】




【図 11】




【図 16】




【図 19】





【図 12】




【図 17】




【図 13】




【図 18】



【図 15】



【図 20】



【図 23】

